[发明专利]非易失性存储装置及其操作方法

说明书

相关申请的交叉引用

本申请要求2008年3月10日提交的韩国专利申请第10-2008-0021942 号的优先权，其全部内容通过引用包含于此。

技术领域

本发明涉及非易失性存储装置。更具体来说，本发明涉及减少错误的 用于对数据进行编程和读取的非易失性存储装置。

背景技术

一般来说，闪速存储装置分为NAND闪速存储器和NOR闪速存储 器。在NOR闪速存储器中，每个存储单元独立连接到位线和字线，所以 NOR闪速存储器具有良好的随机存取时间。而在NAND闪速存储器中， 因为存储单元是串联连接的，所以一个单元串只需要一个接触部，因此 NAND闪速存储器具有良好的集成特性。因此，在高密度闪速存储器中 通常采用NAND闪速存储器。

近来，对在一个存储单元中存储多个数据位的多位单元进行了积极研 究以增强上述闪速存储器的集成度。这种存储单元被称为多电平单元 (multi level cell，在下文中称为“MLC”)。存储一个数据位的存储单元 被称为单电平单元(SLC，single level cell)。

MLC具有多个阈值电压分布以存储多个数据位。这意谓着数据是根 据单元分布电压中的每一个来存储的。

图1是示出闪速存储装置中的存储单元阵列的视图。

在图1中，具有存储单元的存储单元阵列110包括多个单元串。

每个单元串连接到对应的位线BL。另外，在每个单元串中，存储单 元C串联连接在漏极选择晶体管DST和源极选择晶体管SST之间。

存储单元的栅极连接到字线WL。

图1中的存储单元阵列110包括第一字线WL<0>至第三十二字线 WL<31>。

一对位线连接到对应的页缓冲器120。在其它实施方式中，页缓冲器 120可以连接到不同数量的位线。

在对存储单元阵列110的第三十字线WL<29>进行编程的情况下，将 编程电压施加到第三十字线WL<29>，并将通过电压(pass voltage)Vpass 提供给其它字线。这里，由于在存储单元C是MLC的情况下一个存储单 元存储多个位，所以在读取操作中被编程的存储单元的阈值电压可能基于 该被编程的存储单元的外围单元串(或者相邻单元串)中的存储单元是否 被编程而改变(后向模式依赖性(BPD，back pattern dependency))。

为了减小BPD，从第一字线WL<0>开始依次对字线WL<0>至 WL<31>进行编程。

图2示出由于BPD而导致的存储单元的阈值电压分布。如图所示， 由于附近被编程的存储单元的影响而产生过编程OP(over-programmed) 存储单元或者欠编程UP(under-programmed)存储单元，因此存储单元 的阈值电压分布可能加宽。在这种情况下，MLC的阈值电压之间的裕量 将变窄。

如果过大地增加施加到未选择的字线的通过电压以减少BPD，则可 能导致对不希望的存储单元进行编程的干扰现象。

发明内容

本发明涉及一种非易失性存储装置及其操作方法，用于对要编程到存 储单元中的数据进行随机化并存储随机化的数据。

根据本发明的一个示例实施例的非易失性存储装置包括：编码器，其 被配置成以字线为单位设置随机数据，并通过对该随机数据和所输入的用 于编程的第一数据进行逻辑运算来产生要编程到存储单元中的第二数据； 以及数据转换电路，其被配置成具有解码器，该解码器用于通过对从存储 单元中读取的第二数据和该随机数据进行逻辑运算来产生第一数据。

设置的随机数据是以字线为单位随机设置的“1”或“0”。

数据转换电路还包括存储电路，该存储电路用于根据每个字线的地址 存储设置的随机数据。

数据转换电路还包括随机数据产生器，该随机数据产生器用于随机产 生“1”或“0”作为设置的随机数据。

编码器对第一数据和设置的随机数据进行XOR运算，解码器对第二 数据和设置的随机数据进行XOR运算。