[发明专利]制造金属-绝缘体-金属电容器的方法无效
申请号: | 200810127808.0 | 申请日: | 2008-06-25 |
公开(公告)号: | CN101335197A | 公开(公告)日: | 2008-12-31 |
发明(设计)人: | 金柏源 | 申请(专利权)人: | 东部高科股份有限公司 |
主分类号: | H01L21/02 | 分类号: | H01L21/02;H01L21/768 |
代理公司: | 北京康信知识产权代理有限责任公司 | 代理人: | 章社杲;李丙林 |
地址: | 韩国*** | 国省代码: | 韩国;KR |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 制造 金属 绝缘体 电容器 方法 | ||
相关申请
本申请要求2007年6月26日向韩国知识产权局提交的韩国专利申请第2007-0062698号的优先权,其全部内容以引用形式并入本文。
技术领域
本发明涉及一种半导体器件,更具体地涉及制造金属-绝缘体-金属电容器(MIM)的方法。
背景技术
最近开发出了具有MIM电容器结构的半导体器件来满足多种装置的需要。
这种MIM电容器根据其形成方法被归类于沟道式电容器和平行板电容器。对于后者的情况,在溅射一层作为底电极的金属(对于该金属,通常使用加入少量Cu以防止电子迁移(EM)的AlCu合金)之后进行绝缘体沉积。另外溅射一种金属作为顶电极。然后,为所得结构的MIM电容器区域形成图案。用等离子体选择性地蚀刻该所得结构。这样形成MIM结构的顶电极。另外,进行图案形成和蚀刻过程以便为顶电极形成的正常的金属线(metal line,金属布线)。
然而,当在使用等离子体的蚀刻过程完成后去除不必要的光致抗蚀剂(以形成MIM结构的顶电极)时,可能会发生异常情况,例如在该过程中使用的设备的故障。当由于上述异常情况而使得对晶片(wafer)的加工在剥离室(strip chamber)中被延迟(滞留)时,在后续的为形成底电极的金属蚀刻过程中会出现金属线桥(metal line bridge)。结果,可能会产生金属电极形成方面的问题(金属梳漏失效)(Metal Comb_Leakage Fail)
发明内容
因此,本发明涉及一种制造金属-绝缘体-金属电容器的方法,其基本消除了因现有技术的限制和不足而产生的一个或多个问题。
本发明的一个目的是提供一种制造金属-绝缘体-金属电容器的方法,该方法通过热处理适宜解决因蚀刻具有MIM电容器结构的金属膜的过程中出现的桥(bridge)而导致的失效问题。
本发明的另一个目的是提供一种制造MIM电容器的方法,它能够防止由于发生在之前的为形成具有MIM结构的电极的蚀刻过程中的异常情况,而出现在为形成底电极的蚀刻过程的失败(失效)。
本发明另外的优点、目的和特征一部分在下面的说明中得到阐述,另一部分对本领域人员来说,在阅读了本发明内容之后会很容易理解,或者在实施本发明之后会得知。本发明的这些目的和其他优点可以由说明书特别指出的结构和权利要求书以及附图所实现和得到。
为了实现本发明的这些目的和其他优点,并且根据本发明的在本文宽泛描述和体现的目的,提供一种制造金属-绝缘体-金属(MIM)电容器的方法,包括:在晶片上按顺序形成底电极、绝缘膜和顶层金属膜;形成用于蚀刻顶层金属膜和绝缘膜的第一图案;利用形成的第一图案蚀刻该顶层金属膜和绝缘膜,然后剥掉该第一图案;对该晶片进行热处理和冷裂分(cooling split,分层、分离);形成用于蚀刻底层金属膜的金属图案;并且用该形成的金属图案蚀刻该底层金属膜,然后剥掉该金属图案。
该方法进一步包括在剥掉第一图案之后淋洗该晶片的步骤。
该热处理和冷裂分可以进行200秒。
该热处理和冷裂分可以这样进行,将晶片加热到预订温度或更高,然后淬火。
晶片的加热温度可以等于或小于用于形成顶层金属膜的合金或用于形成底层金属膜的合金的熔点温度。
对晶片的加热温度可以根据它在进行蚀刻和剥离的室中给定的延迟(滞留)时间来控制。
底层金属膜可以包括用于形成底电极的膜。底层金属膜可以由Al或AlCu制成。顶层金属膜可以包括用于形成顶电极的膜。该顶层金属电极可以由Ti或TiN制成。绝缘膜可以由SiN制成。
应该理解,无论是上面的概述还是下面的对本发明的具体说明都是示例性的和解释性的,而本发明的权利要求书会提供进一步的解释。
附图说明
用来提供对本发明进一步理解、构成本申请一部分的附图图示说明了本发明的实施方式,其与文字说明一起起到解释本发明的一般原理的作用。在附图中:
图1A和1B说明形成平行板金属-绝缘体-金属电容器的步骤的断面图;
图2是解释在用于形成底电极的金属蚀刻过程中出现的金属线桥的视图;
图3A和3B是示出在剥离过程中的滞留时间裂分的视图,该剥离过程是在用于形成顶电极的蚀刻过程之后进行,其中;
图4A和4B示出AlCu合金相的图表,用以确定当晶片加工在用于形成顶电极的蚀刻过程中被延迟时,不利影响用于形成底电极的蚀刻过程的机制。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于东部高科股份有限公司,未经东部高科股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/200810127808.0/2.html,转载请声明来源钻瓜专利网。
- 上一篇:电连接器屏蔽壳体
- 下一篇:25-羟基-维生素D3用于改善动物生命力的用途
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造