[发明专利]应变沟道半导体结构的制造方法

权利要求书

1.一种应变沟道半导体结构的制造方法，包括下列步骤：

提供具有一有源区的一基底，其中该基底为具有第一自然晶格常数的第一半导体材料所构成而该有源区为形成于该基底内的至少一隔离区所定义而成；

形成至少一第一堆栈栅极于该有源区内，其中各第一堆栈栅极包括依序堆栈于该基底的一部分上的一栅极介电层、一栅极电极及一掩模层；

部分蚀刻该基底，于邻近各第一堆栈栅极的基底内形成多个凹陷区，该些凹陷区分别露出该基底的第一半导体材料；

于各凹陷区内仅填入具有异于该第一自然晶格常数的第二自然晶格常数的第二半导体材料以形成一晶格不相称区，其中每一晶格不相称区内的该第二半导体材料具有接触该基底的第一半导体材料的底面以及露出的顶面；以及

移除各第一堆栈栅极的掩模层，于该有源区内的基底上形成至少一第二堆栈栅极以及邻近的一对晶格不相称区，其中各晶格不相称区具有相对于该邻近第二堆栈栅极的一内部侧及一外部侧，而于该有源区各端的所述晶格不相称区之一的外部侧与该隔离区之间为该基底的第一半导体材料所隔开。

2.根据权利要求1所述的应变沟道半导体结构的制造方法，其中该隔离区为一锥状隔离区而于各端的所述晶格不相称区之一的外部侧接触该锥状隔离区的上部边角。

3.根据权利要求1所述的应变沟道半导体结构的制造方法，其中于各端的所述晶格不相称区之一的外部侧不接触该隔离区。

4.根据权利要求1所述的应变沟道半导体结构的制造方法，其中该隔离区与该邻近晶格不相称区的外部侧的间距大于50埃。

5.根据权利要求1所述的应变沟道半导体结构的制造方法，其中该隔离区为具有高于该基底且覆盖于邻近有源区的基底的一悬凸部的一隆起的隔离区以致于形成于该有源区中基底内的各端的所述晶格不相称区的外侧部不与该隔离区的基底内部接触。

6.根据权利要求1所述的应变沟道半导体结构的制造方法，于蚀刻该基底以于邻近该第一堆栈栅极的基底内形成多个凹陷区的步骤前更包括形成至少一掩模图案的步骤，该掩模图案覆盖于该隔离区及其邻近有源区内的一部分基底以致于该有源区内各端的所述晶格不相称区之一的外部侧无接触该基底内的该隔离区。

7.根据权利要求1所述的应变沟道半导体结构的制造方法，更包括下列步骤：

形成一间隔物于各第二堆栈栅极的侧壁上，该间隔物覆盖于邻近一部分的所述晶格不相称区；以及

形成一源/漏极区于邻近各第二堆栈栅极的基底内以形成至少一金氧半导体晶体管，其中该源/漏极区包括该晶格不相称区。

8.根据权利要求7所述的应变沟道半导体结构的制造方法，其中该源/漏极区包括一源/漏极延伸区及一深源/漏极区。

9.根据权利要求1所述的应变沟道半导体结构的制造方法，其中于该有源区内形成有多个第一堆栈栅极以致于该有源区内留下具有多个邻近的晶格不相称区且交错地设置于邻近所述晶格不相称区的基底上的多个第二堆栈栅极，而各晶格不相称区具有相对于邻近的该第二堆栈栅极的一内部侧及一外部侧且于该有源区的各端的所述晶格不相称区之一的外部侧与该隔离区间为该基底的第一半导体材料所隔开。

10.根据权利要求9所述的应变沟道半导体结构的制造方法，其中该隔离区为高于该基底且覆盖于邻近有源区内基底的一隆起的隔离区，以致于形成于该有源区内基底内各端的所述晶格不相称区的外侧部不接触于该隆起的隔离区的基底内部。

11.根据权利要求9所述的应变沟道半导体结构的制造方法，于蚀刻该基底以于邻近该第一堆栈栅极的该基底内形成多个凹陷区的步骤前，更包括形成至少一掩模图案的步骤，该掩模图案覆盖于该隔离区及其邻近有源区内的一部分基底以致于该有源区内各端的所述晶格不相称区之一的外部侧无接触该基底内的该隔离区。

12.根据权利要求9所述的应变沟道半导体结构的制造方法，于蚀刻该基底以于邻近该第一堆栈栅极的该基底内形成多个凹陷区的步骤前，更包括形成多个掩模图案的步骤，其中所述掩模图案分别覆盖于每一隔离区及其邻近有源区内的一部分基底，以致于该有源区内两端的所述晶格不相称区的外部侧皆不接触该基底内的所述隔离区。

13.根据权利要求1所述的应变沟道半导体结构的制造方法，其中该晶格不相称区的厚度介于50～2000埃。