[发明专利]一种响应于指令而清洗高速缓冲存储器线的装置和方法

说明书

本申请为分案申请，原申请日为2000年12月28日，申请号为00818070.9， 发明名称为：高速缓冲存储器线清洗指令和执行该指令的方法，装置及系统。

技术领域

本发明通常涉及一种计算机结构，并且具体涉及一种响应于指令而清洗 高速缓冲存储器线的装置和方法。

背景技术

高速缓冲存储器装置是一种小而快速的存储器，可用它存储来自更大的、 较慢的存储器中最常被的数据(或“字”)。

动态随机存取存储器(DRAM)以较低的成本提供大容量的存储空间。 不幸的是，动态随机存取存储器的存取相对于现代微处理器而言太慢。提供 划算的解决方案的高速缓冲存储器提供一种静态随机存取存储器(SRAM)高 速缓冲存储器，或者高速缓冲存储器被物理安装在处理器上的高速缓冲存储 器。即使高速缓冲存储器的存储容量相对较小，它仍能实现对其中储存的数 据的高速存取。

高速缓冲存储器的运行原理如下文所述。一条指令或数据单元被第一次 选定时，必须从低速存储器中读取它。指令或数据然后被储存在高速缓冲存 储器中。随后对相同指令或数据的存取是通过更快的高速缓冲存储器完成的， 由此便减少了存取时间并提高了整体的系统性能。但是，由于高速缓冲存储 器的存储容量有限，并且通常比系统存储器的存储容量小很多，因此高速缓 冲存储器常常被充满，当新的指令或数据被存取时，高速缓冲存储器的一些 内容必须改变。

高速缓冲存储器被各种方式管理，使得它储存的指令或数据是当时最有 可能需要的。当对高速缓冲存储器进行存取，并且其中包含所需要的数据时， 高速缓冲存储器“命中”便发生。否则，如果高速缓冲存储器没有包含所需 的数据，高速缓冲存储器“遗漏”。因此，通常总是试图对高速缓冲存储器 的内容进行管理以使得高速缓冲存储器的命中-遗漏比最大。

利用当前的系统，清洗高速缓冲存储器中的某条指定的存储器地址需要 了解高速缓冲存储器的置换算法。

一个高速缓冲存储器可以周期性地或者当满足某些预定条件时被整体清 洗。而且，单根的高速缓冲存储器线可以作为置换算法的一部分被清洗。在 包含高速缓冲存储器的系统中，高速缓冲存储器线是在高速缓冲存储器和主 存储器之间交换的完整的数据部分。在所有情况下，废数据都被写入主存储 器。废数据的定义为：高速缓冲存储器中或高速缓冲存储器线中要清洗的、 尚未写入主存储器的数据。确定含有废数据的高速缓冲存储器线的数据块的 页面重写标志位随后被清除。然后，经过清洗的高速缓冲存储器或高速缓冲 存储器线就能储存新的数据块。

如果计划清洗高速缓冲存储器或如果满足高速缓冲存储器清洗的预定条 件，高速缓冲存储器便被清洗。即，高速缓冲存储器中所有的废数据都被写 入了主存储器。

例如，对于Intel家族中的P6微处理器(如PentiumII,Celeron)，对于给 定的高速缓冲存储器设置和方法，有一套微操作用来在指定的高速缓冲存储 器水平清洗高速缓冲存储器线；但是对于给定的存储器地址，却没有这样的 微操作来清洗高速缓冲存储器线。

要求高速数据存取的系统在数据无效时会连续地清洗数据。对于需要处 理器和系统存储器之间的高速数据流的系统，如3-D和视频表演的高端图形 象素处理时的情况，这种情况变得更加突出。当前系统存在的问题就是：需 要高速缓冲存储器和系统存储器之间的高带宽来容纳写联合存储器和回写存 储器的拷贝。

这样，所需要的就是一种允许处理器清洗与来自一致域中所有高速缓冲 存储器的线性存储器地址相关的高速缓冲存储器线的方法和系统。

发明内容

本发明提供一种响应于指令而清洗高速缓冲存储器线的装置，该装置包 括：

一致域内的第一高速缓冲存储器；

所述一致域内的第二高速缓冲存储器；以及

高速缓冲存储器控制器，其用于接收由所述指令的操作数所指明的存储 器地址，所述高速缓冲存储器控制器响应于所述指令，清洗与存储在所述第 一高速缓冲存储器中的所述存储器地址相关的第一高速缓冲存储器线,其中 发现所述第一高速缓冲存储器线处于专用状态和共享状态两者中的其中一种 状态，以及

总线控制器，在总线上发出一条总线无效事务。

本发明所述的装置，其中，所述存储器地址包括线性存储器地址。