[发明专利]CMOS结构和处理CMOS结构的方法以及包括至少CMOS电路的处理器

说明书

技术领域

本发明涉及电子器件。具体而言，涉及具有包含高k介质的栅极介质以及包含金属的栅极的CMOS结构。本发明还涉及调整阈值电压以适合高性能操作的方法。

背景技术

当今集成电路包括大量的器件。较小的器件以及缩小原则是提高性能和降低成本的关键。随着FET(场效应晶体管)器件的按比例缩小，技术变得更加复杂，需要改变器件结构以及新的制造方法以保持器件从一代到下一代的希望的性能提高。微电子技术的主要材料是硅(Si)，或更广泛地，Si基材料。除其它的材料之外，一种用于微电子技术的重要非Si基材料是硅-锗(SiGe)合金。典型地，本公开的实施例中的器件是单晶、Si基材料器件技术的一部分。

对于深亚微米器件，难以保持性能提高。因此，提高性能而不用按比例缩小的方法越来越受关注。希望的途径为获得提高的栅极介质电容而不必实际减薄栅极介质。该方法包括使用所谓的高k材料。这样的材料的介电常数显著高于SiO₂，SiO₂的介电常数约为3.9。高k材料可以物理上显著地薄于氧化物，而仍然具有较低的等效氧化物厚度(EOT)的值。EOT是本领域中公知的概念，其涉及这样的SiO₂层的厚度，其具有与讨论的绝缘体层相同的单位面积电容。在当今的FET器件领域中，旨在EOT小于2nm，优选小于1nm。

通过使用金属栅极同样可以提高器件性能。在邻近栅极绝缘体的多晶硅中的耗尽区域变成了增加栅极到沟道之间电容的障碍。解决方案是使用金属栅极。金属栅极还保证了沿器件的宽度方向的良好导电性，降低了栅极的可能的RC延迟的危险。

高性能小FET器件需要精确控制阈值电压。随着操作电压减小，到2V或小于2V，阈值电压必须同样下降，因此阈值的变化变得更不能忍受。每个新部件，例如不同的栅极介质、或不同的栅极材料，都会影响阈值电压。有时这样的影响对得到希望的阈值电压值是不利的。任何可以影响阈值电压而对器件没有其它影响的技术都是有用的技术。当栅极绝缘体中存在高k介质时，一种这样的有用的技术是将栅极介质暴露到氧。将上述高k材料暴露到氧，降低PFET阈值而增加NFET阈值。这种效应已被报道，例如：“2005 Symposium on VLSI Technology Digest of Technical Papers，Pg.230，by E.Cartier”。不幸的是，对于CMMOS电路，PFET和NFET器件阈值电压同时移动，不能容易地产生在可接受的紧范围内的阈值。需要这样的结构和技术，其中可以独立地调整一种类型的器件的阈值而不改变另一种类型的器件的阈值。

在提高FET的性能时，常规方法为将拉伸或压缩应力施加到器件沟道。优选使NFET器件沟道处于拉伸应力下，使PFET器件沟道处于压缩应力下。希望结合高k材料和金属栅极的阈值调整特征与使器件沟道具有应力。到现在为止，这样的结构及其制造技术还未见报道。

发明内容

考虑到讨论的困难，本发明的实施例公开了包括至少一个第一类型FET器件和至少一个第二类型FET器件的CMOS结构。所述第一类型FET器件包括在Si基材料中的第一沟道、包含第一金属并还可以具有帽层的第一栅极、包含第一高k介质的第一栅极绝缘体，其中所述第一高k介质直接接触所述帽层。所述第一类型FET器件还具有覆盖所述第一栅极和至少部分的所述第一栅极的邻近区域的第一介质层。所述第一介质层和所述第一沟道处于第一应力状态，所述第一介质层将所述第一应力状态施加到所述第一沟道上。所述第二类型FET器件包括在Si基材料中的第二沟道、包括第二金属的第二栅极、以及具有第二高k介质的第二栅极绝缘体。所述第二高k介质直接接触所述第二金属。所述第二类型FET器件还具有覆盖所述第二栅极以及至少部分的所述第二栅极的邻近区域的第二介质层。所述第二介质层和所述第二沟道处于第二应力状态，所述第二介质层将所述第二应力状态施加到所述第二沟道上。所述第一和第二FET器件的饱和阈值的绝对值小于约0.4V。