[发明专利]用于嵌入式DRAM的刷新控制器及刷新控制方法

说明书

技术领域

本发明涉及DRAM刷新控制，具体地，涉及用于嵌入式DRAM的刷 新控制器及刷新控制方法。

背景技术

相比于传统的外接式动态随机存取存储器(dynamic random access memory，DRAM)，嵌入式DRAM(embedded DRAM，eDRAM)具有 更宽的带宽，并能够降低耗电量和芯片的引脚数目。在65nm一代技术中， 嵌入式DRAM已经可以具有超过500MHz的性能。但是，和传统的DRAM 一样，为了保持嵌入式DRAM中存储的数据，必须要周期性对各个存储 单元进行刷新。刷新结构的滞后可能会限制嵌入式DRAM系统性能的进 一步发展。

和传统的DRAM一样，嵌入式DRAM的同时刷新(concurrent refresh， CCR)模式能够允许刷新操作与读/写操作同时进行。但是，嵌入式DRAM 的CCR刷新操作的目标存储库(memory bank)必须不同于当前正在进 行读/写操作的存储库，也就是，不能够同时对同一存储库执行刷新操作和 读/写操作。在嵌入式DRAM的CCR刷新中，存在多种刷新方式。单倍 CCR是指在一个刷新周期内，只对一个存储库进行刷新，而双倍CCR意 味着，在一个刷新周期内，对两个存储库进行刷新，类似地，四倍CCR 意味着每次刷新四个存储库。此外，嵌入式DRAM可以将每个操作在多 个时钟周期之内完成，以支持更高的工作频率。并且，除了一个时钟周期 完成一个操作的单流水级操作之外，嵌入式DRAM还支持多流水级的操 作方式。2流水级操作是指，刷新、读、写操作中的每一操作都在两个时 钟周期之内完成，4流水级操作是指，每一操作都在四个时钟周期之内完 成。

为了支持各种方式下的CCR刷新，现有技术提出了多种刷新方式。 例如，美国专利US.6195303提出一种用于DRAM的基于时钟的刷新机制。 然而，但是该机制不能应用于嵌入式DRAM。美国专利US.6393534提出 一种用于避免同时请求中存储器冲突的规划电路，然而该规划电路仅应用 于RDRAM，不能应用于嵌入式DRAM，并且非常复杂，难以实现和综合 (synthesis)。美国专利US 6967885提出一种嵌入式DRAM，具有分布 的行地址计数器的同时刷新模式。该刷新模式在65nm技术中可以达到 1GHz的频率。该技术是通过在嵌入式DRAM内部添加行地址计数器而实 现的，是对嵌入式DRAM本身进行的改进。本发明在该专利的基础上， 通过在嵌入式DRAM外部添加刷新控制器来控制CCR刷新。

发明内容

本发明的目的是对嵌入式DRAM提供一种灵活的刷新控制器，以在 各种刷新方式中控制刷新的进行，消除或避免存储库的冲突。

为此，根据本发明的第一方面，提供一种用于嵌入式DRAM的刷新 控制器，被配置为接收外部存取信号，产生刷新使能信号REFN、刷 新地址信号CRA和冲突信号，并将该刷新使能信号REFN和刷新地址 信号CRA传送给所述嵌入式DRAM，所述嵌入式DRAM包括多个 存储库组，所述控制器包括：状态控制模块，被配置为根据刷新 间隔和时钟周期产生所述刷新使能信号REFN和所述最后刷新信号 last_ccr；刷新搜索模块，被配置为在所述多个存储库组中搜索至 少一个该刷新间隔内待刷新的存储库组，并根据所述外部存取信 号和搜索到的存储库组产生所述刷新地址信号CRA；记分板模块， 被配置为根据所述刷新地址信号CRA和外部存取信号记录所述多 个存储库组的每一个的状态；冲突探测模块，被配置为根据所述 外部存取信号、最后刷新信号last_ccr和所述每个存储库的状态产生 冲突信号。

根据本发明的第二方面，提供一种用于嵌入式DRAM的刷新控制方 法，所述嵌入式DRAM包括多个存储库组，所述方法包括：接收外部存 取信号；在每一刷新间隔内，根据时钟周期产生刷新使能信号REFN和最 后刷新信号last_ccr；在所述多个存储库组中搜索至少一个该刷新间隔内待 刷新的存储库组，并根据外部存取信号和搜索到的存储库组产生刷新地址 信号CRA；根据所述刷新地址信号CRA和外部存取信号记录所述多个存 储库组的每一个的状态；根据所述外部存取信号、最后刷新信号last_ccr 和所述每个存储库的状态产生冲突信号，并将该刷新使能信号REFN和刷 新地址信号CRA传送给所述嵌入式DRAM。