[发明专利]存储器修补电路及使用其的仿双端口静态随机存取存储器

权利要求书

1.一种可修补的仿双端口静态随机存取存储器，其特征在于，所 述可修补的仿双端口静态随机存取存储器包括：

一存储器单元阵列，包括多个存储器单元区块以及一备用区块， 每一所述的存储器单元区块被分为多个存储器单元子区块，另外，所 述的备用区块的大小与所述的存储器单元子区块相同；

一地址解码电路，包括：

一列地址解码电路，根据一列地址所指定的一特定列，以开 启所述的存储器单元阵列的所述的特定列；

一第一行地址解码电路，具有一N位的连接总线，根据第一 行地址信号所指定的N个第一特定行，以使所述的存储器单元阵列中 的所述的N个第一特定行连接到所述的第一行地址解码电路的N位连 接总线，其中N为自然数；以及

一第二行地址解码电路，具有一M位的连接总线，根据第二 行地址信号所指定的M个第二特定行，以使所述的存储器单元阵列中 的所述的M个第二特定行连接到所述的第二行地址解码电路的M位连 接总线，其中M为自然数，且M>N；

一第一输入输出端口，具有N位总线；

一第二输入输出端口，具有M位总线；

一第一选择电路，耦接所述的第一行地址解码电路的N位连接总 线以及所述的第一输入输出端口的N位总线，当所述的第一行地址信 号所指定的一第一特定行，位于一损坏的存储器单元子区块时，则所 述的第一选择电路选择所述的备用区块的一第一对应行，并将其耦接 到所述的第一输入输出端口的N位总线，其中所述的第一对应行的相 对地址与所述的损坏的存储器单元子区块中的所述的第一特定行的地 址相同；以及

一第二选择电路，耦接所述的第二行地址解码电路的M位连接总 线以及所述的第二输入输出端口的M位总线，当所述的第二行地址信 号所指定的一第二特定行，位于所述的损坏的存储器单元子区块时， 则所述的第二选择电路选择所述的备用区块的一第二对应行，并将其 耦接到所述的第二输入输出端口的M位总线，其中所述的第二对应行 的相对地址与所述的损坏的存储器单元子区块中的所述的第二特定行 的地址相同。

2.如权利要求1所述的可修补的仿双端口静态随机存取存储器， 其特征在于，所述的存储器单元阵列包括a个存储器单元区块、每个 存储器单元区块包括b个存储器单元子区块，每个存储器单元子区块 包括c个行地址，则所述的第一行地址解码电路包括：

a×b个第一多工器，每一所述的第一多工器包括c个输入端以及d 个输出端，其中，第i×j个第一多工器的c个输入端分别耦接第i个存 储器单元区块的第j个存储器单元子区块的c个行地址；以及

a个第二多工器，每一所述的第二多工器包括b×d个输入端以及d 个输出端，其中，第k个第二多工器的第p×1～第p×d个输入端分别耦 接第k×p个第一多工器的第1～第d个输出端，

其中a、b、c、d、i、j、k、p属于自然数；d×a=N；i与k介于0 与a之间，j与p介于0与b之间；每一所述的第一多工器根据所述的 第一行地址信号的第一部分，选择出d个行地址，使所述的d个行地 址与其d个输出端电连接；每一所述的第二多工器根据所述的第一行 地址信号的第二部分，从其耦接的所述的b个多工器中，选择其中之 一特定多工器，并将所述的特定多工器的d个输出端电连接到其d个 输出端。