[发明专利]同步存储器与动态致能同步存储器中地址接收器的方法

说明书

技术领域

本发明涉及一种同步存储器，特别是涉及一种可动态致能地址接收器 的同步存储器。

背景技术

相较于异步(asynchronous)存储器，同步(synchronous)存储器具 有较简单的时序(timing)需求，其中异步存储器必须每次于一写入操作 发生时产生一脉冲讯号。同步存储器具有操作于时钟边缘的讯号，因此相 较于异步存储器，可操作于较快的时钟之下。于具有一共享地址机制的多 存储库存储器(multiple bank memory)中，输入一特定存储库的地址讯 号可产生一瞬时(transient)电流给其它的存储库。传统方法因此利用译 码逻辑电路来选择性地锁存或释放地址予一内部地址总线(address bus)。

请参阅图1，图1为已知同步存储器100的示意图。如图所示，同步存 储器100具有一时钟接收器130、一命令接收器120以及一地址接收器110， 其中时钟接收器130用来接收一时钟讯号，命令接收器120用来接收一命 令讯号，以及地址接收器110用来接收一地址讯号。为了简明起见，图中 仅显示出一组接收器。如图1所示的时序图，命令讯号CMD1、CMD2与地址 讯号ADD1、ADD2于一相同时钟周期(clock cycle)中分别被命令接收器 120与地址接收器110所接收，其中命令讯号被译码来产生一命令时钟 CMD_CLK以锁存(latch)或释放(release)地址讯号给内部地址总线。

由于地址讯号与命令讯号是于相同的时钟周期中被接收，地址接收器 需一直被开启，如此一来，便会消耗相当大的功率，因此亟需一种可于地 址接收器有需要使用时才选择性地开启地址接收器的系统。

发明内容

本发明的目的之一在于提供一种依据所接收的命令来动态开启地址接 收器的系统及其相关方法。

一种用来动态致能一同步存储器中地址接收器的方法，包含有：控制 一地址接收器于一开始时处于一关闭状态；产生一命令讯号与一地址讯号； 提供一系统时钟；依据该系统时钟来译码该命令讯号以选择性地产生一地 址接收器致能讯号；以及依据该地址接收器致能讯号来开启该地址接收器； 其中若该译码后的命令讯号指出该地址接收器必须被致能，则产生该地址 接收器致能讯号，以及若该译码后的命令讯号指出该地址接收器不须被致 能，则不会产生该地址接收器致能讯号。

本发明还提供一种同步存储器，其包含：一命令接收器，用来接收一 命令讯号；一地址接收器，用来接收对应于该命令讯号的一地址讯号，其 中该地址讯号相对于该命令讯号而被加以延迟，以及该地址接收器于一开 始时处于一关闭状态；一系统时钟；以及一译码器，耦接至该命令接收器、 该地址接收器与该系统时钟，用来译码该命令讯号以选择性地产生一地址 接收器致能讯号来开启该地址接收器；其中若该译码后的命令讯号指出该 地址接收器必须被致能，则该地址接收器致能讯号将会被产生，以及若该 译码后的命令讯号指出该地址接收器不须被致能，则该地址接收器致能讯 号将不会被产生。

附图说明

图1为已知同步存储器的操作的示意图。

图2为本发明同步存储器的一实施例的示意图。

图3为图2所示的同步存储器的操作的流程图。

附图符号说明