[发明专利]一种半导体结构及其制造方法

说明书

技术领域

本发明一般地涉及一种半导体结构，尤其涉及一种包括位于高k栅极电介质上用于经由场效应晶体管，特别是n型场效应晶体管的静电控制调节阈值电压的超薄的、包含电正性金属覆盖层的半导体结构。本发明也提供一种形成这种结构的方法，包括一种包含电正性金属覆盖层的沉积方法。

背景技术

在标准硅互补金属氧化物半导体(CMOS)技术中，n型场效应晶体管(nFET)使用As(或其他施主)掺杂的n型多晶硅层作为沉积在二氧化硅或氮氧化硅栅极电介质层上的栅电极。栅极电压通过该多晶硅层施加从而在栅极氧化物层下面的p型硅中形成反型沟道。

在未来的技术中，二氧化硅或氮氧化硅电介质将由具有更高介电常数的栅极材料代替。这些材料称作“高k”材料，其中术语“高k”表示其介电常数大于大约4.0，优选地大于大约7.0的绝缘材料。这里提及的介电常数相对于真空，除非另外指定。在各种可能中，氧化铪、硅酸铪或氮氧硅铪因它们在高温下的极好热稳定性而可以成为常规栅极电介质的最适当的替换候选物。

当制造n-MOSFET时，使用基于铪的电介质作为栅极电介质而制造的硅金属氧化物半导体场效应晶体管(MOSFET)遭受非理想的阈值电压。这是普遍问题，特别地，当MOSFET包括HfO₂作为电介质且TiN/polySi作为栅极叠层时，典型地在标准热处理之后阈值电压在0.05至0.3V范围内。理想地，阈值电压应该为大约-0.2至-0.05V。

上述问题的一种解决方法是在高k栅极电介质材料上形成包含电正性金属的至少一种氧化物的覆盖层。“电正性”意味着具有小于大约1.5的Allred-Rochow电负性的金属。

在这种高k电介质薄膜上存在包含至少一种电正性金属氧化物的覆盖层允许调节基于高k的nMOSFET的阈值电压。这种技术例如在美国专利申请公开号2006/0244035A1中以及在美国专利申请公开号2006/0289948A1中公开。在‘035公开中，公开了包含稀土金属的层例如La₂O₃作为覆盖层，而在‘948公开中，公开了碱土金属例如MgO作为覆盖层。

图1示出包括如上述公开的一个中描述的覆盖层的典型nMOSFET。该结构包括半导体衬底10，其直接位于栅极叠层下面的一部分用作器件沟道(在图1中标记为12)。衬底上面是典型地包括SiO₂的界面层14。界面层14的存在是为了钝化沟道界面状态从而在沟道12中提供足够的载流子(电子或空穴)迁移率。高k栅极电介质16例如HfO₂位于界面层14上。高k栅极电介质16的目的在于实现栅极叠层的必需电容，同时维持衬底与栅极导体(随后描述)之间的足够距离以将操作期间这两个元件之间的泄漏电流减小到可接受值。栅极电介质16上面是覆盖层18。覆盖层18典型地包括镁或镧的氧化物。覆盖层18的目的在于将器件的阈值电压调节到需要值。栅电极20例如掺杂多晶硅或单质金属存在于覆盖层18上。如本领域技术人员已知的，栅电极20与器件电接触。

层14，16和18的每个在半导体器件的适当功能中扮演独特的角色，如上面讨论的。从结构中也显然，层14，16和18必须依次形成。因此，用来形成层14，16和18的每个的方法不更改先前形成的层的任何一个的厚度或化学成分是高度期望的。

特别受关注的一种覆盖层是氧化镧。在现有技术中，该氧化物与前述结构中用作覆盖层的许多氧化物一起由物理汽相沉积(PVD)技术沉积，其中通过在氧存在的情况下将金属例如镧溅射到高k栅极电介质例如一层HfO₂上形成氧化物。

基于PVD的沉积不具有保持栅极电介质和界面层化学和物理不变的期望特性。这是因为到达电介质层顶面的金属是强力的还原剂，从而具有还原底层栅极电介质以及界面层的趋势。因为覆盖层的金属在栅极电介质的表面上氧化，金属物质的氧化是来自环境氧的氧到达速率与底层栅极电介质金属氧化物和氧化硅的还原之间的一种竞争过程。结果，栅极叠层的质量降低，并且晶体管内载流子的迁移率也受到不利影响。

考虑到上面，存在对于提供一种形成包含电正性金属的覆盖层的新的改进方法的继续需求，以避免使用基于PVD技术的问题。

发明内容

本发明提供一种在高k栅极电介质/界面层上形成包含电正性金属的覆盖层的方法，以避免化学和物理地更改高k栅极电介质和界面层。