[发明专利]磁性存储器的制造方法及磁性存储器无效
申请号: | 200810129847.4 | 申请日: | 2008-08-07 |
公开(公告)号: | CN101364569A | 公开(公告)日: | 2009-02-11 |
发明(设计)人: | 上野修一;古田阳雄;松田亮史;福村达也;长谷川森;平野真也;千叶原宏幸;大下博史 | 申请(专利权)人: | 株式会社瑞萨科技 |
主分类号: | H01L21/82 | 分类号: | H01L21/82;H01L21/768;H01L27/22;H01L23/522;G11C11/02;G11C11/15;G11C11/16 |
代理公司: | 中国专利代理(香港)有限公司 | 代理人: | 闫小龙;刘宗杰 |
地址: | 日本*** | 国省代码: | 日本;JP |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 磁性 存储器 制造 方法 | ||
技术领域
本发明涉及磁性存储器的制造方法及其结构,特别涉及能够降低存储单元的特性偏差的非易失性磁性存储器的制造方法及其结构。
背景技术
在现有结构的MRAM(Magnetic Random Access Memory:磁性随机存储器)中,在数字线(digit line)和位线(bit line)之间配置有TMR(Tunneling Magneto-Resistance:隧道磁电阻)元件。TMR元件形成在布线层上,包括自由层(free layer)和钉扎层(pin layer)以及夹持其间的绝缘层。再有,TMR元件有时也称为MTJ(Magnetic TunnelingJunction:磁性隧道结)元件。
在上述MRAM中,在层间绝缘层上形成开口部,在其上例如以溅射(spatter)法形成金属层后,使用CMP(Chemical Mechanical Polishing:化学机械抛光)法使表面平坦化,有形成与布线层连接的插塞(plug)的情况,该布线层连接下层布线和TMR元件。进而,在布线层上依次层叠形成自由层、绝缘层和钉扎层。
专利文献1:日本专利申请公开第2000-277612号公报
在MRAM中,在使用CMP法使与布线层连接的插塞表面平坦化的情况下,层间绝缘层的膜厚产生偏差。其结果是,存在每个TMR元件上数字线和自由层之间的距离发生偏差,TMR元件的写入电流偏差的问题。
此外,在上部载置TMR元件的布线层的表面上产生微观粗糙度的情况下,存在绝缘层的膜厚也微观地偏差(nail coupling:钉耦合),TMR元件的写入电流偏差的问题。
此外,布线层表面的凹凸或粗糙度,特别容易在与下层布线连接的开口部附近产生。因此,与未产生粗糙度的情况相比,产生增大开口部与TMR元件之间的距离的需要,MRAM的小型化困难。
进而,在以溅射法形成布线层的情况下,在开口部的角部上布线层的膜厚变薄。其结果是,存在氧气从该部分侵入开口部的下部,腐蚀开口部下部的插塞,导致可靠性降低的问题。
发明内容
因此,本发明其目的在于提供一种磁性存储器的制造方法,能够降低TMR元件的写入电流的偏差,可靠性高并且能够小型化。
本发明是一种磁性存储器的制造方法,该磁性存储器包含TMR元件,该方法其特征在于,包含:形成下层布线层的工序;在下层布线层上形成层间绝缘层的工序;在层间绝缘层上以露出下层布线层的方式形成开口部的工序;以覆盖层间绝缘层和开口部的内表面的方式形成阻挡金属层(barrier metal layer)的工序;以对开口部进行埋入(embed)的方式在阻挡金属层上形成金属层的工序;将阻挡金属层用作停止部(stopper),研磨除去阻挡金属层上的金属层,形成包含埋入到开口部的金属层和阻挡金属层的布线层的研磨工序;以及在布线层上制作TMR元件的元件制作工序。
此外,本发明是一种磁性存储器,该磁性存储器包含TMR元件,该磁性存储器其特征在于,包含:下层布线层;层间绝缘层,设置在下层布线层上;开口部,以露出下层布线层的方式设置在层间绝缘层上;布线层,包含:覆盖层间绝缘层和开口部的内表面的阻挡金属层、以及埋入到开口部的金属层;以及TMR元件,设置在布线层上,包含下部磁性膜、隧道(tunnel)绝缘膜及上部磁性膜。
如上所述,涉及本发明的磁性存储器的制造方法,能够提供一种磁性存储器,其能够降低TMR元件的写入电流的偏差,可靠性高并且能够小型化。
此外,在涉及本发明的磁性存储器中,能够降低TMR元件的写入电流的偏差,使小型化的磁性存储器的提供成为可能。
附图说明
图1是本实施方式1的MRAM。
图2是本实施方式1的MRAM的剖视图。
图3是本实施方式1的存储单元的剖视图。
图4是本实施方式1的MRAM的制造工序的剖视图。
图5是本实施方式1的MRAM的制造工序的剖视图。
图6是本实施方式1的其它的存储单元的剖视图。
图7是TMR元件的概略图。
图8是本实施方式的MRAM 100的局部剖视图。
图9是从上看存储单元的概略图。
图10为现有MRAM的布线层附近的剖视图。
图11是本实施方式1的其它的存储单元的剖视图。
图12是本实施方式1的其它的MRAM的制造工序的剖视图。
图13是本实施方式1的其它的MRAM的制造工序的剖视图。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于株式会社瑞萨科技,未经株式会社瑞萨科技许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/200810129847.4/2.html,转载请声明来源钻瓜专利网。
- 上一篇:石英表面化学粗糙处理方法
- 下一篇:咬尾卷积码的译码方法和装置
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造