[发明专利]半导体器件,半导体晶片,芯片尺寸封装及制作和检测方法无效
申请号: | 200810130028.1 | 申请日: | 2005-11-09 |
公开(公告)号: | CN101345220A | 公开(公告)日: | 2009-01-14 |
发明(设计)人: | 藤田晴光;佐佐木正治 | 申请(专利权)人: | 雅马哈株式会社 |
主分类号: | H01L23/00 | 分类号: | H01L23/00;H01L23/544;H01L23/29;H01L21/78;H01L21/56 |
代理公司: | 中科专利商标代理有限责任公司 | 代理人: | 朱进桂 |
地址: | 日本国*** | 国省代码: | 日本;JP |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 半导体器件 半导体 晶片 芯片 尺寸 封装 制作 检测 方法 | ||
1.一种半导体晶片,由划片线限定的多个集成电路形成区域形成于半导体衬底的主表面上,并由聚合化合物构成的密封层覆盖,其中,在半导体衬底背部上与划片线对应的规定位置处形成沟道,沟道的宽度大于划片线的宽度,在半导体衬底背部上形成的沟道是通过使用划片刀进行切割而形成的;其中,使用划片刀沿划片线从所述密封层一侧对所述密封层和所述半导体衬底进行切割,以分离分别包含有集成电路形成区域的多个芯片;
其中,所述沟道的宽度以规定的因子大于切割沟道的宽度,切割沟道是在切割步骤中在划片线内形成的;所述规定的因子是与所述切割沟道的宽度相比,大于等于1.2倍且小于等于1.4倍;
所述沟道的底部的最大深度以规定的因子小于半导体衬底的厚度;所述规定的因子的范围是与半导体衬底的厚度相比,从20%到70%。
2.根据权利要求1所述的半导体晶片,其中,所述沟道的底部的中心与其侧部相比具有最大的深度。
3.根据权利要求2所述的半导体晶片,其中,所述沟道在纵向横截面内具有V形底部、U形底部或半圆形底部。
4.一种用半导体晶片制成的半导体器件,所述半导体晶片中,由划片线限定的多个集成电路形成区域形成在半导体衬底的主表面上,并由聚合化合物构成的密封层覆盖,其中,在半导体衬底背部上与划片线对应的规定位置处形成沟道,沟道的宽度大于划片线的宽度,在半导体衬底背部上形成的沟道是通过使用划片刀进行切割而形成的;所述密封层和所述半导体衬底沿划片线受到切割,其中使用划片刀沿划片线从所述密封层一侧对所述密封层和所述半导体衬底进行切割;
其中,所述沟道的宽度以规定的因子大于切割沟道的宽度,所述切割沟道是在切割步骤中在划片线内形成的;所述规定因子是与所述切割沟道的宽度相比,大于等于1.2倍且小于等于1.4倍;
所述沟道的底部的最大深度按规定的因子小于半导体衬底的厚度;所述规定因子的范围是与半导体衬底的厚度相比,从20%到70%。
5.根据权利要求4所述的半导体器件,其中,所述沟道在纵向横截面内具有V形底部、U形底部或半圆形底部。
6.根据权利要求4或5所述的半导体器件,其中,所述划片线在其侧部按规定倾斜角受到切割。
7.一种用半导体晶片制成的晶片级芯片尺寸包装,所述半导体晶片中,由划片线限定的多个集成电路形成区域形成在半导体衬底的主表面上,并由聚合化合物构成的密封层覆盖,其中,在半导体衬底背部上与划片线对应的规定位置处形成沟道,沟道的宽度大于划片线的宽度,在半导体衬底背部上形成的沟道是通过使用划片刀进行切割而形成的;所述密封层和所述半导体衬底沿划片线受到切割,其中使用划片刀沿划片线从所述密封层一侧对所述密封层和所述半导体衬底进行切割;
其中,所述沟道的宽度以规定的因子大于切割沟道的宽度,所述切割沟道是在切割步骤中在划片线内形成的;所述规定的因子是与所述切割沟道的宽度相比,大于等于1.2倍且小于等于1.4倍;
所述沟道的底部的最大深度按规定的因子小于半导体衬底的厚度;所述规定的因子的范围是与半导体衬底的厚度相比,从20%到70%。
8.根据权利要求7所述的晶片级芯片尺寸包装,其中,所述沟道在纵向横截面内具有V形底部、U形底部或半圆形底部。
9.根据权利要求7或8所述的晶片级芯片尺寸包装,其中,所述划片线在其侧部按规定倾斜角受到切割。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于雅马哈株式会社,未经雅马哈株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/200810130028.1/1.html,转载请声明来源钻瓜专利网。
- 上一篇:一种排毒防癌营养粉
- 下一篇:改良的植绒机落绒装置