[发明专利]扩频时钟信号发生器

权利要求书

1.一种扩频时钟信号发生器，用于将输入时钟信号扩频成输出时钟信号，所述扩频时钟信号发生器包括：

时钟信号延迟链，使得所述输入时钟信号延迟以产生延迟时钟信号群，所述延迟时钟信号群中具有多个延迟时钟信号；

调制控制器，输出计数器时钟信号控制信号；

时钟信号选择电路，耦接至所述时钟信号延迟链，从所述延迟时钟信号群选择出调制时钟信号群，所述调制时钟信号群具有多个调制时钟信号；

可编程计数器，用来根据计数器时钟信号而产生计数值；以及

时钟信号输出单元，耦接至所述调制控制器、所述可编程计数器与所述时钟信号选择电路，所述时钟信号输出单元根据所述计数值而将所述多个调制时钟信号组合成所述输出时钟信号，所述时钟信号输出单元根据所述计数器时钟信号控制信号而产生所述计数器时钟信号至所述可编程计数器。

2.根据权利要求1所述的扩频时钟信号发生器，其中，如果所述可编程计数器根据所述计数器时钟信号的上升边缘来产生所述计数值，当所述可编程计数器更新所述计数值时，所述输出时钟信号的高位准周期产生变化。

3.根据权利要求1所述的扩频时钟信号发生器，其中，如果所述可编程计数器根据所述计数器时钟信号的下降边缘来产生所述计数值，当所述可编程计数器更新所述计数值时，所述输出时钟信号的低位准周期产生变化。

4.根据权利要求1所述的扩频时钟信号发生器，其中，当所述可编程计数器更新所述计数值时，所述调制时钟信号群中的与所述计数值相关的至少两个调制时钟信号为高位准。

5.根据权利要求1所述的扩频时钟信号发生器，其中，当所述可编程计数器更新所述计数值时，所述调制时钟信号群中的与所述计数值相关的至少两个调制时钟信号为低位准。

6.根据权利要求1所述的扩频时钟信号发生器，其中，所述时钟信号延迟链包括多个串接的延迟单元，各个所述延迟单元输出所述多个延迟时钟信号中的一个。

7.根据权利要求1所述的扩频时钟信号发生器，其中，当所述可编程计数器以递增方式产生所述计数值时，所述时钟信号输出单元使得所述输出时钟信号延迟一段延迟时间以产生所述计数器时钟信号。

8.根据权利要求7所述的扩频时钟信号发生器，其中，所述延迟时间与所述多个调制时钟信号的相邻两个调制时钟信号之间的最大相位差相关。

9.根据权利要求1所述的扩频时钟信号发生器，其中，当所述可编程计数器以递减方式产生所述计数值时，所述时钟信号输出单元使得所述输出时钟信号作为所述计数器时钟信号。

10.根据权利要求1所述的扩频时钟信号发生器，其中，当所述可编程计数器以递增方式产生所述计数值时，所述时钟信号输出单元进一步接收所述计数值并根据当前的所述计数值而选择对应于当前的所述计数值的所述多个调制时钟信号的至少一个作为所述计数器时钟信号。

11.根据权利要求1所述的扩频时钟信号发生器，其中所述计数值的格式为格雷码。

12.根据权利要求1所述的扩频时钟信号发生器，其中，所述调制时钟信号的数目小于所述延迟时钟信号的数目。

13.根据权利要求1所述的扩频时钟信号发生器，其中，所述计数值为多个候选值之一，各个所述候选值对应于所述调制时钟信号的至少一个，所述时钟信号输出单元将对应于当前的所述计数值的所述调制时钟信号作为所述输出时钟信号。

14.根据权利要求13所述的扩频时钟信号发生器，其中，所述计数值依序增加或减少，各个所述调制时钟信号对应于所述候选值之一。

15.根据权利要求1所述的扩频时钟信号发生器，其中，所述时钟信号选择电路接收所述计数值并根据所述计数值而从所述延迟时钟信号群选择出所述调制时钟信号群。

16.根据权利要求1所述的扩频时钟信号发生器，其中所述调制控制器产生调制图形信号，所述时钟信号选择电路接收所述调制图形信号并根据所述调制图形信号而从所述延迟时钟信号群选择出所述调制时钟信号群。