[发明专利]通过将所检索的数据直接写入存储器的存储控制器来最佳使用缓冲器空间

说明书

技术领域

本发明大体来说涉及存储器技术，且更具体来说涉及将检索的数据直接写入存储器的存储控制器对缓冲器空间的最佳使用。

背景技术

存储控制器涉及控制对非易失性存储媒体的读取及写入请求的组件(或单元)。所述请求一般是从中央处理器(例如，中央处理单元CPU)接收，且存储控制器与非易失性存储媒体连接以处理每一请求。在读取请求的情况下，存储控制器从非易失性存储媒体检索数据。

一般要求存储控制器将检索的数据写入存储器中。例如，CPU可指示将包含于文件中的数据检索及存储于操作为主存储器(以与控制存储器区分，下文提及)的随机存取存储器(RAM)中。

可进一步请求存储控制器直接写入存储器中。“直接”一般暗示存储控制器将数据存储在RAM中而不针对每一存储操作中断CPU。作为图解说明，在直接存储器存取(DMA)操作中，存储控制器仅在完成存储整个数据之后中断CPU。

缓冲器空间通常提供于存储控制器中(或与其相关联)以支持各种读取/写入请求。缓冲器空间提供用于临时存储，且允许即使在速度不匹配及资源不可用(例如，总线)的情况下仍依序转移数据以将数据存储在目标主存储器中。缓冲器空间通常实施为RAM，且称作控制器存储器。

一般需要最佳使用缓冲器空间以使得可以有效支持各种操作(更好的通过量、减少的延时等中的一者或一者以上)，即使具有较小的缓冲器/存储器大小。

发明内容

本发明的一个实施例涉及存储控制器，其控制对多个辅助存储单元的存取请求，所述存储控制器包括缓冲器、及用以接收指定来自第一辅助存储单元的第一数据序列的第一读取请求及指定来自第二辅助存储单元的第二数据序列的第二读取请求的控制单元，所述控制单元分别响应于所述第一读取请求及第二读取请求来检索来自第一辅助存储单元的第一数据序列及来自第二辅助存储单元的第二数据序列，并将所述第一数据序列及第二数据序列二者存储在所述缓冲器中。

本发明的另一实施例涉及一系统，其包括：存储器；多个辅助存储单元；处理单元，其发出指定来自第一辅助存储单元的第一数据序列的第一读取请求及指定来自第二辅助存储单元的第二数据序列的第二读取请求，其中该第一辅助存储单元及第二辅助存储单元包含于所述多个辅助存储单元中；存储控制器，其处理所述第一读取请求及第二读取请求，所述存储控制器包括缓冲器及用以接收所述第一读取请求及第二读取请求的控制单元，所述控制单元分别响应于第一读取请求及第二读取请求来检索来自第一辅助存储单元的第一数据序列及来自第二存储单元的第二数据序列，并将所述第一数据序列及第二数据序列二者存储在缓冲器中。

附图说明

本文将参照下列附图来描述实例性实施例，所述附图简要地描述如下。

图1是图解说明其中可实施本发明的数个特征的实例性系统的图示。

图2是图解说明实施例中的存储控制器细节的框图。

图3A及3B是显示其中在一个实施例中由请求数据的处理器指定位置描述符的方式的图示。

图4是图解说明其中在本发明实施例中可减小由存储控制器使用的缓冲器的大小的方式的流程图。

图5A是图解说明实施例中的存储控制器中的缓冲器细节的图示。

图5B是图解说明其中在实施例中指定存储控制器中缓冲器中的数据的控制信息的方式的图示。

图6是用于图解说明在一个实施例中在数据从辅助存储器转移到目标存储器期间的事件顺序的序列图。

在图示中，相同参考编号一般指示相同的、功能类似、及/或结构类似的元件。元件首先出现的图示由对应参考数字中的最左数位指示。

具体实施方式

1.总述

根据本发明一方面提供的存储控制器使用单个缓冲器来存储从多个辅助存储单元检索的数据。在实施例中，提供于存储控制器中的控制单元设计有将从任一辅助存储单元检索的数据元素存储在缓冲器中的一组(一个或一个以上)存储器位置中的每一者内的灵活性。缓冲器空间可最佳使用，且因此可降低缓冲器大小需求。

本发明的一方面提供用于通过在可能需求对应信息之前预检索位置描述符(其指示目标存储器的位置，其中最后将检索的数据元素存储于目标存储器中)来进行进一步最佳使用。在实施例中，存储控制器向非易失性存储器发出命令以提供在读取请求中请求的数据元素，并检索仅一子组位置描述符。所述子组中的元件数量经选择以在对应数据元素可用于存储之后立即确保位置描述符的可用性。检索的位置描述符还可以存储在缓冲器中。