[发明专利]存储器控制设备和半导体处理装置

权利要求书

1.一种存储器控制设备，用于通过发出一系列命令控制半导体存储器，该存储器控制设备包括：

寄存器，由外部控制设备将待发出的命令以及从发出该待发出的命令以后直到发出下一命令的等待时间写入该寄存器；以及

命令发出单元，其停止发出下一命令，直到从发出寄存器中写入的命令以后逝去寄存器中写入的等待时间为止。

2.根据权利要求1所述的存储器控制设备，其中该命令发出单元还发出NOP命令，用于指示等待而不对该半导体存储器执行任何操作。

3.根据权利要求1或2所述的存储器控制设备，其中该等待时间由浮点法表示。

4.根据权利要求1至3中任一项所述的存储器控制设备，其中当写入预定值作为该等待时间时，该命令发出单元停止发出下一命令，直到逝去由该寄存器中写入的命令确定的时间为止。

5.根据权利要求1至4中任一项所述的存储器控制设备，进一步包括确定单元，用于确定该寄存器中写入的命令的发出是否已完成。

6.根据权利要求5所述的存储器控制设备，其中不响应从外部控制设备接收的访问特定地址的请求，直到完成命令的发出为止。

7.根据权利要求5所述的存储器控制设备，其中当从外部控制单元接收到关于命令发出是否完成的查询时，确定单元答复命令发出是否已完成。

8.根据权利要求5所述的存储器控制设备，其中确定单元将指示命令发出是否已完成的信号输出到外部控制单元，而不论是否存在来自外部控制设备的查询。

9.一种半导体处理装置，包括：

系统总线；

CPU，连接到系统总线；以及

存储器控制设备，连接到系统总线，接收来自CPU的命令信息以及时间间隔信息，该时间间隔信息指定作为直到将下一命令信息发出到外部半导体存储器为止的等待时间的时间间隔，

其中该存储器控制设备具有寄存器，用于存储该命令信息和该时间间隔信息，以及

其中该寄存器接收输出到该系统总线的该命令和该时间间隔信息，并且将该命令和该时间间隔信息保持在成对状态。

10.根据权利要求9所述的半导体处理装置，其中该命令和该时间间隔信息的组以成对状态从该CPU输出到该系统总线。