[发明专利]半导体器件

说明书

技术领域

本发明涉及诸如功率MOSFET和功率IGBT(绝缘栅双极型晶体管)的半 导体器件，尤其涉及在半导体衬底的外围部分中形成的击穿电压保持结构。

背景技术

为了保持高击穿电压，诸如功率MOSFET和功率IGBT的垂直的高击穿 电压半导体器件在半导体衬底的外围部分具有击穿电压保持结构。存在各种类 型的击穿电压保持结构；例如，场板结构、台式结构、保护环结构、多台阶场 板结构、以及RESURF(减少的表面场)结构是众所周知的。

以下将对与本发明相关的保护环结构进行描述。图4A是示出具有常规保 护环结构的垂直功率MOSFET的重要部分构造的俯视图。图4B是图4A中的 G部分的经放大的截面图。首先，将对MOSFET的有源部分26进行描述。

P阱区2作为n型半导体衬底1的表面层形成，且n型源区3作为每 个p阱区2的表面层形成。每个栅电极5在介于半导体衬底1的部分与n 型源区3之间的p阱区2的部分上形成，且栅氧化物薄膜4介于该部分与 栅电极5之间。层间绝缘薄膜6在每个栅电极5上形成，且源电极7是在n 型源区3和层间绝缘薄膜6上形成。n型漏区(未示出)在n型半导体衬底 1的背面一侧上形成而漏电极(未示出)在n型漏区上形成。

其次，将对在位于该有源部分26周围的外围区域中形成的击穿电压保 持结构进行描述。环形p型保护环51以与p阱区2相同的杂质浓度和相同 的扩散深度形成为n型半导体衬底1的表面层，以便与最外部的p阱区2 分离。绝缘薄膜54在p型保护环51上形成，而环形金属薄膜55(Al-Si 薄膜)在绝缘薄膜54上形成以便与其它每个p型保护环51连接。p型接触 区53在其它每个p型保护环51的角部(即，在与芯片角部对应的位置) 中形成且通过接触口56与对应的金属薄膜55连接。p型阻挡区57全圆周 邻接芯片外周围地形成为n型半导体衬底1的表面层。p型接触区53形成 为p型阻挡区57的表面层，且通过穿过绝缘薄膜54形成的接触口56与金 属薄膜55连接。有源部分26位于芯片的中心且击穿电压保持结构位于该 有源部分26的周围。击穿电压保持结构由p型保护环形成部分58和端部 结构组成，该p型保护环形成部分58位于有源部分26周围。p型接触区 53和接触口56在该击穿电压保持结构的角部上，即在与芯片角部对应的位 置上形成。在某些情况下，p型接触区53和接触口56在击穿电压保持结构 中全圆周地形成。

图5是图4B中的E部分的经放大视图，是保护环形成部分58的等位 线图。在金属薄膜55之间穿过且向外的等位线59在F区域，即在p型保 护环51内部上的弯曲部分52附近是密集的且该电场强度在那里是较高的。 该保护环形成部分58被设计成使各个p型保护环51的电场强度的峰值变 得近似一致。

具有常规p型保护环51，p型保护环形成部分58被拉长以将电场强度 峰值减小为诸如约2×10⁵V/cm或更少。

JP-A-8-306937公开了是低杂质浓度RESURF结构和保护环结构的组 合的击穿电压保持结构且不使用在低温下传导率降低的场板。

如图4A所示，由于p型保护环形成部分58变长，芯片面积增大且因 此制造成本上升。为了避免这个问题，采用例如RESURF结构。

图6是具有RESURF结构的垂直功率MOSFET的重要部分的截面图。 将不对有源部分26进行描述因为其与图4B示出的相同。

p型区61(RESURF区)被形成为n型半导体衬底1的表面层以便与 最外部p阱区2连接，且场板66在p型区61上形成且绝缘薄膜64介于它 们之间。该场板66通过扩展源电极7形成。

由p型区61和端部结构组成的击穿电压保持结构在有源部分26的周 围形成。p型阻挡区62邻近芯片的外周围全圆周地形成。p型阻挡区62的 杂质浓度是低的，因为它与p型区61同时形成。因此，高杂质浓度的p型 接触区63全圆周地形成为p型阻挡区62的表面层。绝缘薄膜64的一部分 在p型接触区63上形成。p型接触区63通过接触口65与金属薄膜67接触， 该接触口65穿过绝缘薄膜64全圆周地形成。

在此RESURF结构中，耗尽层的扩充对外来电荷敏感，因为p型区61 的杂质浓度与n型半导体衬底1的杂质浓度一样低。为了防止此问题，在p 型区61上形成厚的绝缘薄膜64是必要的。形成厚的绝缘薄膜64增加了制 造时间和成本。