[发明专利]操作非易失性存储器件的方法

说明书

对相关申请的交叉引用 

本申请要求了在2007年12月27日提交的韩国专利申请号10-2007-0138681的优先权，通过引用将该专利申请整体合并于此。 

技术领域

本发明涉及对非易失性存储器件的编程，更具体而言，涉及一种操作非易失性存储器件的方法，其中可根据编程速度设置忽略电压。 

背景技术

对于可执行电编程和擦除并在不供电时也可保持数据的非易失性存储器件的需求正不断增长。此外，为了开发能够存储大量数据的大容量存储器件而开发了存储单元的高度集成技术。为此，提出了与非(NAND)型闪速存储器件，在这种闪速存储器件中，多个存储单元串联连接以构成一个串，多个串构成一个存储单元阵列。 

通常，闪速存储单元包括：栅，其中在半导体衬底上堆叠有隧道绝缘层、浮动栅、电介质层和控制栅；以及结，其在栅两侧的半导体衬底中形成。当热电子被注入浮动栅中时，闪速存储单元被执行编程，而当注入的电子通过Fowler-Nordheim(F-N)隧道效应放电时，闪速存储单元被执行擦除。 

图1A是示出了闪速存储器件的单位串的视图。 

参照图1A，NAND闪速存储器件的单位串包括存储单元MC0......MC31，这些存储单元串联连接在用于选择单位串的漏极选择晶体管DST和用于选择地的源极选择晶体管SST之间。每个存储单元具有栅，其中堆叠有浮动栅和控制栅。 

单位串与位线BL相连接。与单位串和位线相连接的多个结构并联连接，从而构成一个块。各块基于位线触点对称地排列。选择晶体管DST、  SST和存储单元MC0......MC31以行和列的矩阵形式排列。排列在同一列中的漏极选择晶体管DST和源极选择晶体管SST的栅极分别与漏极选择线DSL和源极选择线SSL相连接。排列在同一列中的存储单元MC0......MC31的栅极亦与多个对应字线WL0......WL31相连接。此外，漏极选择晶体管DST的漏极与位线BL相连接，源极选择晶体管SST的源极与公共源极线CSL相连接。 

下面描述对上述构造的NAND闪速存储器件的编程操作。 

执行编程操作的方法是：向选中位线施加0V并向选中字线施加编程电压Vpgm，使得沟道区的电子通过Fowler-Nordheim(F-N)隧道效应被注入浮动栅中，其中由于选中存储单元的控制栅和沟道区之间的高电压差而发生Fowler-Nordheim(F-N)隧道效应。 

然而，编程电压Vpgm不仅施加于选中存储单元，而且施加于沿着同一字线排列的未选中存储单元，使得连接到同一字线的未选中存储单元亦被执行编程。此现象称为编程干扰。为了防止这种编程干扰，通过将包括连接到选中字线和未选中位线的未选中存储单元在内的串的漏极选择晶体管DST的源极充电至电平(Vcc-Vth)(其中Vcc是电源电压，Vth是该漏极选择晶体管的阈值电压)，来提升属于同一个串的存储单元的沟道电压Vch，从而防止未选中存储单元被执行编程。向选中字线施加编程电压Vpgm，而向未选中字线施加忽略电压Vpass。 

换言之，如图1A所示，当选中第30个字线时，如果向第30个字线WL29施加编程电压Vpgm，向其余字线施加忽略电压Vpass，并关断漏极选择晶体管DST和源极选择晶体管SST，则发生沟道升压。因此，在形成沟道的情况下，沟道电压升高，如图1A所示，从而可防止未选中存储单元被执行编程。为此，必须有效地执行沟道升压。 

此外，在构成串的存储单元中被编程单元的数目很多时，沟道升压减弱。为了防止此问题，可提供如下字线电压。 

图1B是图示了根据闪速存储器件的擦除区自升压(EASB)方法向字线供给电压的视图。 

图1B图示了用于防止被编程单元升压的EASB方法。为了实现编程禁止，关断第29个字线WL28，即，要编程的第30个字线WL29的SSL线侧的一字线，以便在第1个字线WL0和第30个字线WL29之间形成低沟道升压区，并在第30个字线WL29和第32个字线WL31之间形成  高沟道升压区。 

图1C是图1B的局部放大视图。 

图1C示出了图1B中的区100的放大视图。如图1C所示，由于当发生高沟道升压时发生栅致漏极泄漏(GIDL)现象，所以可使产生的电子的数目增加，并且可能发生因高电位差造成的强电场产生的热电子引起的干扰失效。 

图2是示出了沟道升压电平与编程干扰之间的关系的曲线图。