[发明专利]半导体器件的制造方法无效
| 申请号： | 200810133954.4 | 申请日： | 2008-07-18 |
| 公开（公告）号： | CN101391743A | 公开（公告）日： | 2009-03-25 |
| 发明（设计）人： | 中村麻树子 | 申请（专利权）人： | 冲电气工业株式会社 |
| 主分类号： | B81C1/00 | 分类号： | B81C1/00 |
| 代理公司： | 北京三友知识产权代理有限公司 | 代理人： | 黄纶伟 |
| 地址： | 日本*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 半导体器件 制造 方法 | ||
1.一种制造方法，是半导体器件的制造方法，该半导体器件具有设置在半导体基板上的集成电路和相对于所述基板可动的可动部，该制造方法的特征在于，其具有以下步骤：
用牺牲膜覆盖所述可动部的步骤；
使用由具有拉伸应力的材料构成的第1密封层覆盖所述牺牲膜的步骤；
在所述第1密封层上形成贯通孔的步骤；
经由所述贯通孔去除所述牺牲膜并在所述可动部的周围形成空间的步骤；以及
在所述第1密封层上形成第2密封层并堵塞所述贯通孔的步骤。
2.根据权利要求1所述的制造方法，其特征在于，所述半导体器件是微机电系统。
3.根据权利要求1所述的制造方法，其特征在于，所述第1密封层根据使用了O3和TEOS的AP-CVD法来成膜。
4.根据权利要求1所述的制造方法，其特征在于，所述第2密封层通过溅射来成膜。
5.根据权利要求1所述的制造方法，其特征在于，所述第2密封层由铝构成。
6.根据权利要求1所述的制造方法，其特征在于，所述第1密封层是由至少2层构成的多层结构，所述多层结构包含：根据使用了O3和TEOS的AP-CVD法所成膜的层，以及根据等离子体CVD法所成膜的层。
7.根据权利要求6所述的制造方法，其特征在于，所述多层结构采用3层结构，将根据等离子体CVD法所成膜的层、根据使用了O3和TEOS的AP-CVD法所成膜的层、以及根据等离子体CVD法所成膜的层按顺序进行层叠。
8.根据权利要求6或7所述的制造方法，其特征在于，使所述根据等离子体CVD法所成膜的层的厚度合计，小于等于所述根据使用了O3和TEOS的AP-CVD法所成膜的层的厚度的一半。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于冲电气工业株式会社，未经冲电气工业株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/200810133954.4/1.html，转载请声明来源钻瓜专利网。
