[发明专利]制造光致抗蚀剂图案的方法

说明书

技术领域

本发明涉及光致抗蚀剂，特别涉及一种制造光致抗蚀剂图案的方法。

背景技术

为了生产具有数十纳米、例如50nm到60nm的微观设计规则(micro-design rule)的半导体器件，需要适用于各种分辨力增强技术(Resolution Enhancement Technologies，RET)的光刻工艺。

例如，具有微观设计规则的光致抗蚀剂图案可根据无铬相位光刻(Chromeless Phase Lithography，CPL)技术，采用PSM(Phase Shift Mask，相移掩模)以及氟化氩(Argon Fluoride，ArF)光源而直接形成。

ArF光源具有约193nm的短波长。当ArF光源用于浸入型设备时，因为ArF光源的波长可因纯水折射率而缩得更短，所以可形成具有微观设计规则的光致抗蚀剂图案。

另外，可使用采用二元掩模和交替PSM的双重曝光技术。

但是，因为上述技术需要高价曝光设备和具有高数值孔径(NA)的高价掩模，所以制造工艺复杂而且失败率高。

另外，浸入型ArF曝光设备的价格相当于氟化氪(Krypton Fluoride，KrF)曝光设备的价格的大约五倍，而CPL掩模需要的生产成本相当于一般掩模的生产成本的十倍。

特别是，因为生产CPL掩模非常困难，并且CPL掩模具有高缺陷率，所以不易用CPL掩模来实现半导体器件。

发明内容

本发明实施例提供了一种采用一般曝光设备和一般曝光掩模制造具有微观设计规则的光致抗蚀剂图案的方法，无需功能特定的高价设备。

另外，本发明实施例提供了一种能够采用易于生产的掩模来制造光致抗蚀剂图案的方法，降低了在掩模上发生缺陷的可能性，并采用KrF工艺，因此确保了稳定的工艺余量(process margin)并实现了微观设计规则。

根据本发明实施例，制造光致抗蚀剂图案的方法包括以下步骤：在蚀刻目标层上涂覆光致抗蚀剂；采用掩模，对于该光致抗蚀剂执行曝光工艺，以形成最初的光致抗蚀剂图案；并生长最初的光致抗蚀剂图案，以形成最后的光致抗蚀剂图案，其中生长最初的光致抗蚀剂包括施加包含反应性有机材料的光致抗蚀剂材料。

附图说明

图1是示意图，示出根据一个实施例的PSM的布局；

图2是剖视图，示出根据采用PSM的光刻工艺的光致抗蚀剂；

图3是剖视图，示出根据一个实施例的最初的光致抗蚀剂图案；

图4是示意图，示出根据一个实施例的最初的光致抗蚀剂图案的生长；

图5是剖视图，示出根据一个实施例形成最后的光致抗蚀剂图案之后的半导体衬底。

具体实施方式

以下，将参考附图描述根据一个实施例制造光致抗蚀剂图案的方法。

图1是示意图，示出根据一个实施例的相移掩模(PSM)130的布局。

通过根据本发明实施例的制造光致抗蚀剂图案的方法，可在例如约50nm到约60nm的范围内实现微观设计规则。另外，根据一个实施例形成的光致抗蚀剂图案适合用于图案化半导体器件的总体结构，所述半导体器件包括如栅电极或金属内连结构的半导体层。

图1所示的PSM 130的布局对应于最后要蚀刻的物体的结构的例子。根据一个实施例，为了说明的目的，PSM图案的线宽d1及在各PSM图案之间的间隔d2可均为65nm。

参考图2，可在半导体衬底100上形成材料层110。材料层110可称为蚀刻目标层，即要被蚀刻的层。材料层110可以是，例如，绝缘层、金属层、或其他要被蚀刻的器件层。

如上所述，虽然制造光致抗蚀剂图案的方法适合制造半导体器件的总体结构，但要说明为了解释的目的，半导体衬底100上设置有金属层110，其中金属层110通过蚀刻工艺实施为栅电极。

随之，可在金属层110上涂覆光致抗蚀剂120。

根据一个实施例，可将光致抗蚀剂120形成到约150nm的厚度。然后，光致抗蚀剂120可接受采用PSM 130的曝光工艺。PSM 130可具有约6％到约10％的相阻效应(phase dampening effect)。在一个实施例中，PSM 130具有约6％的相阻效应。

当光入射到PSM 130的微图案上时，就发生光衍射，使得穿过微图案的光路改变。因此，光路必须通过对衍射到挡光区内的光进行破坏性干涉以及对穿过光传输区的光进行建设性干涉而得到补偿。