[发明专利]一种实现管脚分时复用的装置及方法

说明书

技术领域

本发明涉及在片上系统(SOC，System-On-a-Chip)中实现传输数据的技术，特别涉及一种实现SOC管脚分时复用的装置及方法。

背景技术

目前，很多SOC同时支持I2C(Inter-Integrated Circuit，由PHILIPS公司开发的两线式串行总线)总线接口和通用输入输出接口(GPIO，GeneralPurpose Input/Output)，其中I2C总线接口应用I2C总线数据传输协议，该接口是由时钟信号(SCL，Serial Clock)接口和数据信号(SDA，Serial Data)接口构成的串行总线接口，在集成电路之间传输数据，在实现时采用SOC的两个管脚实现；GPIO通常用于SOC传输一些简单的控制逻辑给外部设备或者从外部设备传输一些简单的状态，比如用于外部存储设备的片选信号、外部显示设备的使能信号等，一般采用一个管脚实现。

在SOC中实现I2C总线接口时，如图1所示，包括微处理器、I2C总线配置寄存器和双向PAD(焊垫)单元，其中，微处理器控制I2C总线配置寄存器通过双向PAD单元对接口进行I2C总线配置，传输数据。双向PAD单元中有满足I2C总线协议的上拉电阻。

在具体实现时，可以根据I2C总线协议对I2C总线接口进行配置，I2C总线协议时序图如图2所示，可以看出，I2C总线在传输数据过程中有三种状态信息表征传输过程，分别为传输开始、传输结束和一个字节传输完成，I2C总线中的SCL和SDA配合实现这三种状态信息。传输开始：SCL为高电平时，SDA由高电平向低电平跳变，开始传输数据；传输结束：SCL为高电平时，SDA由低电平向高电平跳变，结束传输数据；应答信号(ACK)：接收数据的集成电路(IC)在接收到8位数据后，向发送数据的IC发出特定的低电平脉冲，表示已经接收到数据。

在SOC中实现GPIO时，如图3所示，包括微处理器，GPIO配置寄存器，微处理器控制GPIO配置寄存器将接口配置为GPIO后，采用高电平或低电平传输数据即可。

在SOC中实现I2C总线接口和GPIO时，分别采用不同的管脚实现不同接口模式，这会增加SOC的接口管脚数目，增大SOC应用的复杂性和成本。

因此，希望将I2C总线接口和GPIO集成到一个SOC管脚上实现，即控制将具有I2C总线接口中的SDA接口模式或SCL接口模式的管脚直接作为GPIO使用，但是这种方案存在缺点：由于将具有I2C总线接口模式的管脚作为GPIO使用后，比如通过具有I2C总线接口模式的管脚传输SOC的外部存储设备的片选信号时，就导致该管脚的I2C总线接口模式不能再使用，这会限制SOC的应用。所以目前采用的方法，在SOC的一个应用方案中，将设置的管脚或者作为I2C总线接口使用，或者作为GPIO使用，而不进行具有I2C总线接口模式的管脚复用为GPIO的使用。

可见，导致上述缺点的原因是无法将具有I2C总线接口模式的管脚分时复用为GPIO使用，等到不需要使用GPIO后，再恢复为I2C总线接口使用。也就是说，目前在SOC的一个应用方案中，无法根据应用的需要，在特定时间内将具有I2C总线接口模式的管脚复用为GPIO使用，当不用时，再将该管脚作为I2C总线接口使用。更进一步地，目前无法在SOC中实现具有不同接口模式的管脚分时复用。

发明内容

有鉴于此，本发明提供一种实现SOC管脚分时复用的装置，该装置能够在SOC中实现具有不同接口模式的管脚分时复用。

本发明还提供一种实现SOC管脚分时复用的方法，该方法能够在SOC中实现具有不同接口模式的管脚分时复用。

根据上述目的，本发明的技术方案是这样实现的：

一种实现片上系统SOC管脚分时复用的装置，所述装置包括管脚、微处理器和双向焊垫PAD单元；所述装置还包括：

管脚模式选择模块，用于在所述微处理器的控制下，选择所述管脚采用的接口模式为内部集成电路I2C总线模式或通用输入输出接口GPIO模式；

配置模块，用于在所述微处理器的控制下，根据所述管脚模式选择模块选择的所述管脚所采用的接口模式，通过所述双向PAD单元为所述管脚配置相应的接口模式。

所述配置模块由GPIO配置模块、I2C总线配置模块、第一选择器(110)、第二选择器(111)、反向器组成，

所述GPIO配置模块包括GPIO输出使能寄存器、以及GPIO输出寄存器和GPIO输入寄存器；