[发明专利]半导体装置制造方法

说明书

相关申请的交叉参考

本发明包含与2007年8月7日向日本专利局提交的日本专利申请JP2007-204835相关的主题，在此将该日本专利申请的全部内容并入本文作为参考。

技术领域

本发明涉及一种半导体装置制造方法，在这种半导体装置中，以混合方式设置有外加电压互不相同的晶体管。

背景技术

对于现有技术的CMIS晶体管，通常使用多晶硅(poly-Si)作为它的栅电极。CMIS晶体管的电流驱动能力Ids通常用方程(1)表示。

Ion=Ids=μeff×Cox×WL×(Vg-Vth)22m---(1)]]>

实际上，在栅绝缘膜的电容Cox中也包括作为栅材料的多晶硅的电容。这使电流驱动能力Ids降低，其导致如方程(2)所示的电路延迟时间τ较长。

τ=CVI=(CTr+CMtl)VddIon---(2)]]>

由于存在这样的背景，因此使用不会产生耗尽层的金属栅作为栅极。例如，对于高速、低能耗的MIS晶体管，正在研究使用由金属栅和介电常数高于氧化硅的栅绝缘膜构成的栅层叠结构(在下文中称为“高介电常数膜/金属栅”)。然而，在常规制造方法中，在形成高介电常数膜/金属栅之后的累积热具有较高的温度，这会导致这样的问题：高介电常数绝缘膜的特性和可靠性劣化，并且金属栅的功函数的值偏离设计值。

为了避免这些问题，已经提出了埋栅(例如镶嵌式栅)结构，所述埋栅结构通过在形成高介电常数膜/金属栅之前完成对于形成晶体管而言所必需的主要热处理步骤来获得(参照例如日本特开第2001-102443号公报)。例如，当使用金属电极时，这种结构由以下方法获得：首先利用氧化硅栅绝缘膜和多晶硅栅电极来形成晶体管结构，随后除掉该栅绝缘膜和栅电极部分，然后将金属氧化物膜和金属电极重新埋入。在这种方法中，在形成金属电极之前就完成了形成晶体管所必需的热处理，因而不会出现金属电极的劣化。

另外，还提出了另一种方法。在这种方法中，为了防止当利用化学机械研磨(CMP)来研磨金属时多晶硅栅电极被研磨，将用于高速和低电压工作的镶嵌式栅电极的高度设为高于当处理该镶嵌式栅时用于高击穿电压工作的多晶硅栅电极的高度(参照例如日本特开第2004-6475公报)。