[发明专利]半导体存储设备

权利要求书

1.一种半导体存储设备，包括：

存储单元；

被连接到所述存储单元的位线；

预充电电路，用于将所述位线的电压升至电源电压；以及

多个降压电路，用于在数据从所述存储单元被读取前，将所述位线的电压 降至低于所述电源电压的电平，其中

所述多个降压电路连接到所述位线，并且所述多个降压电路由彼此不同的 降压控制信号控制。

2.根据权利要求1所述的半导体存储设备，其中

第一NMOS晶体管构成所述多个降压电路，并且降压控制信号被提供给所 述第一NMOS晶体管的栅极，所述第一NMOS晶体管的源极接地，并且所述 第一NMOS晶体管的漏极连接到所述位线。

3.根据权利要求1所述的半导体存储设备，其中

多个所述降压控制信号中至少一部分降压控制信号的脉冲宽度彼此不同。

4.根据权利要求1所述的半导体存储设备，其中

多个所述降压控制信号中至少一部分降压控制信号能够固定在无效状态。

5.根据权利要求1所述的半导体存储设备，其中

多个所述降压控制信号中至少一部分降压控制信号通过模式控制信号在有 效状态和无效状态间切换。

6.根据权利要求1所述的半导体存储设备，其中

多个所述降压控制信号中，脉冲宽度彼此相等，而生效时刻彼此不同，失 效时刻也彼此不同。

7.根据权利要求1所述的半导体存储设备，其中

所述多个降压电路通过开关元件连接到所述位线，该开关元件的导通和断 开由降压启动控制信号控制。

8.根据权利要求7所述的半导体存储设备，其中

第二NMOS晶体管构成所述多个降压电路，并且降压控制信号被提供给所 述第二NMOS晶体管的栅极，所述第二NMOS晶体管的源极接地，并且所述 第二NMOS晶体管的漏极彼此连接，

第三NMOS晶体管构成所述开关元件，并且

降压启动控制信号被提供给所述第三NMOS晶体管的栅极，所述第三 NMOS晶体管的源极连接到并联连接的所述第二NMOS晶体管的漏极，并且所 述第三NMOS晶体管的漏极连接到所述位线。

9.根据权利要求7所述的半导体存储设备，其中

所述多个降压电路被多条位线共用。

10.根据权利要求1所述的半导体存储设备，其中

所述多个降压电路中的至少两个降压电路具有与其它降压电路的降压能力 不同的降压能力。

11.根据权利要求10所述的半导体存储设备，其中

所述多个降压电路中的至少两个降压电路中的每一个具有栅极被提供以降 压控制信号的两个以上的第四NMOS晶体管，并且所述两个以上的第四NMOS 晶体管在各自的降压电路内，在所述位线和地之间彼此串联连接。

12.根据权利要求1所述的半导体存储设备，其中

所述多个降压电路被提供给每个由存储单元组构成的块。

13.一种半导体存储设备，包括

多个存储单元；

被连接到所述多个存储单元的位线；

预充电电路，用于将所述位线的电压升至电源电压，和

多个降压电路，用于在数据从所述多个存储单元中的任一存储单元被读取 前，将所述位线的电压降至低于所述电源电压的电平，其中

所述多个降压电路连接到所述位线，并且所述多个降压电路被均匀隔开， 然后连接到所述位线。

14.根据权利要求13所述的半导体存储设备，其中

降压控制信号被提供给所述多个降压电路的栅极，所述多个降压电路的源 极接地，并且所述多个降压电路的漏极连接到所述位线。