[发明专利]形成集成电路结构的方法有效

专利信息
申请号: 200810135794.7 申请日: 2008-07-14
公开(公告)号: CN101510525A 公开(公告)日: 2009-08-19
发明(设计)人: 苏莉玲;黄震麟;潘兴强;谢静华 申请(专利权)人: 台湾积体电路制造股份有限公司
主分类号: H01L21/768 分类号: H01L21/768
代理公司: 隆天国际知识产权代理有限公司 代理人: 陈 晨
地址: 中国台*** 国省代码: 中国台湾;71
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 形成 集成电路 结构 方法
【权利要求书】:

1.一种形成集成电路结构的方法,包括:

形成介电层;

在该介电层中形成开口;

进行第一沉积步骤以形成晶种层;以及

原处进行第一蚀刻步骤以薄化该晶种层的一较厚部分,且该第一蚀刻步 骤同时使该晶种层的一较薄部分增厚。

2.如权利要求1所述的形成集成电路结构的方法,其中该第一沉积步骤 包括同时的再溅镀。

3.如权利要求1所述的形成集成电路结构的方法,其中该第一蚀刻步骤 包括施加射频电源到射频线圈,其中该射频线圈沿着该集成电路结构正上方 的区域水平缠绕,且施加电源以诱发蚀刻。

4.如权利要求1所述的形成集成电路结构的方法,其中该第一沉积步骤 与该第一蚀刻步骤各自以直流溅镀、射频溅镀、偏压溅镀、磁控溅镀、或离 子金属电浆溅镀进行。

5.如权利要求1所述的形成集成电路结构的方法,在该第一蚀刻步骤 后,还包括原处进行第二沉积步骤以增加该晶种层的厚度。

6.如权利要求5所述的形成集成电路结构的方法,在该第二沉积步骤 后,还包括原处进行第二蚀刻步骤以减少该晶种层的厚度。

7.如权利要求6所述的形成集成电路结构的方法,其中该第二沉积步骤 与该第二蚀刻步骤的结果造成该晶种层的底部厚度减少。

8.如权利要求6所述的形成集成电路结构的方法,其中在该第一沉积部 分、该第一蚀刻步骤、该第二沉积步骤、及该第二蚀刻步骤之后,还包括对 该晶种层的快速沉积步骤。

9.二种形成集成电路结构的方法,包括:

提供半导体基底;

在该半导体基底上形成介电层;

在该介电层中形成开口;

毯覆式形成扩散阻障层,其中该扩散阻障层延伸进入该开口;

进行沉积-蚀刻循环,包括:

进行第一沉积步骤以在该扩散阻障层上形成晶种层;以及

原处进行第一蚀刻步骤以减少该晶种层的一较厚部分的厚度,且该第一 蚀刻步骤同时使该晶种层的一较薄部分增厚;以及

进行电镀以形成金属材料于该晶种层上,其中该金属材料填充该开口。

10.如权利要求9所述的形成集成电路结构的方法,其中该第一沉积步 骤使用第一电源进行以产生沉积效应,且其中该第一蚀刻步骤使用第二电源 进行以产生蚀刻效应。

11.如权利要求10所述的形成集成电路结构的方法,在该沉积-蚀刻循 环之前,还包括开启该第二电源并关闭该第一电源以在该扩散阻障层的一个 表面进行预清理。

12.如权利要求10所述的形成集成电路结构的方法,其中该蚀刻步骤包 括施加射频电源到射频线圈,其中该射频线圈沿着该半导体基底正上方的一 个区域缠绕,且施加第二射频电源到该半导体基底下方的一个静电固定盘。

13.如权利要求9所述的形成集成电路结构的方法,在该沉积-蚀刻循环 后,还包括至少一个额外的沉积-蚀刻循环,其中该至少一个额外的沉积-蚀 刻循环在该沉积-蚀刻循环原处进行。

14.如权利要求9所述的形成集成电路结构的方法,其中在该沉积-蚀刻 循环之后,且在该电镀之前,还包括进行快速沉积步骤。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司,未经台湾积体电路制造股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/200810135794.7/1.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top