[发明专利]全差分感测装置电路

说明书

技术领域

本发明相关于一种全差分感测装置电路，尤其为一种用于一高通滤波器的全差分感测装置电路。

背景技术

在一般高通滤波器之中，通常包括两个可变增益放大电路，需要一个大尺寸电容耦接于两个可变增益放大电路之间，以实现高通滤波器的功能。

请参阅图1，其显示已知技术中的高通滤波器结构图，如图1所示，高通滤波器1包括第一可变增益放大电路11以及第二可变增益放大电路12，大尺寸电容13耦接于第一可变增益放大电路11与第二可变增益放大电路12之间，用以在第一可变增益放大电路11与第二可变增益放大电路12间进行充放电，以达成高通滤波器1的滤波功能。

由于大尺寸电容13必须处理大电流的充放电，尺寸无法缩小，因此往往无法与第一可变增益放大电路11及第二可变增益放大电路12做在同一块芯片上，造成高通滤波器的体积加大，成本提高。因此，如何有效缩小大尺寸电容的体积实为目前亟需解决的问题。

发明内容

因此，本发明的目的之一，在于提供一种全差分感测装置电路，其用于一高通滤波器，该全差分感测装置电路包括：一第一放大电路，包括一第一晶体管与一第二晶体管，其中该第一晶体管的基极耦接至该第二晶体管的基极；一第二放大电路，包括一第三晶体管与一第四晶体管，其中该第三晶体管的基极耦接至该第四晶体管的基极；一米勒效应电容，包括一放大器，其中该放大器的一第一输入端耦接至该第一放大电路的该第二晶体管的基极，该放大器的一第二输入端耦接至该第二放大电路的该第三晶体管的基极。

本发明所述的全差分感测装置电路，该第一放大电路的该第一晶体管的基极耦接至一第一电阻的第一端，该第二晶体管耦接至该第一电阻的第二端。

本发明所述的全差分感测装置电路，该第二放大电路的该第三晶体管的基极耦接至一第二电阻的第一端，该第四晶体管耦接至该第二电阻的第二端。

本发明所述的全差分感测装置电路，该第一放大电路还包括一第五晶体管及一第六晶体管，该第五晶体管的射极耦接至一第三电阻的第一端，该第六晶体管的射极耦接至该第三电阻的第二端。

本发明所述的全差分感测装置电路，该第二放大电路还包括一第七晶体管及一第八晶体管，该第七晶体管的射极耦接至一第四电阻的第一端，该第八晶体管的射极耦接至该第四电阻的第二端。

本发明所述的全差分感测装置电路，该第一放大电路还包括一第九晶体管、一第十晶体管、一第十一晶体管、一第十二晶体管，该第九晶体管、该第十晶体管、该第十一晶体管与该第十二晶体管的基极相互耦接。

本发明所述的全差分感测装置电路，该第二放大电路还包括一第十三晶体管、一第十四晶体管、一第十五晶体管、一第十六晶体管，该第十三晶体管、该第十四晶体管、该第十五晶体管与该第十六晶体管的基极相互耦接。

本发明所述的全差分感测装置电路，该米勒效应电容还包括一第一电容与一第二电容，该第一电容耦接于该米勒效应电容的该放大器的该第一输入端与一第一输出端之间，该第二电容耦接于该放大器的该第二输入端与该第二输出端之间。

本发明所述的全差分感测装置电路，可以较小的电容取代大尺寸电容，以缩小体积和节省成本，并且可以将电容与电路制作在同一芯片之中。

附图说明

图1显示已知技术中的高通滤波器结构图。

图2为本发明较佳实施例的全差分感测装置电路的电路图。

具体实施方式

请参阅图2，图2为本发明较佳实施例的全差分感测装置电路的电路图，如图2所示，全差分感测装置电路2包括第一放大电路21、第二放大电路22、米勒效应电容23与接地端26，米勒效应电容23的一端耦接至第一放大电路21，另一端耦接至第二放大电路22。

第一放大电路21包括第一晶体管211、第二晶体管212、第五晶体管213、第六晶体管214、第九晶体管215、第十晶体管216、第十一晶体管217以及第十二晶体管218，另外包括第一电阻241、第三电阻242、第五电阻243、第六电阻244、第七电阻245和第八电阻246。

其中第一晶体管211的集极耦接至电压源Vcc，基极耦接至第一电阻241的第一端，第二晶体管212的集极耦接至电压源Vcc，基极耦接至第一电阻241的第二端。第五晶体管213的集极耦接至负电流源IIN，基极耦接至第一晶体管211的射极，第六晶体管214的集极耦接至正电流源IIP，基极耦接至第二晶体管212的射极，第三电阻242的第一端耦接至第五晶体管213的射极，第二端耦接至第六晶体管214的射极。