[发明专利]鳍式场效应晶体管及其制造方法

说明书

技术领域

本发明涉及一种场效应晶体管及其制造方法。具体地，本发明涉及一种 鳍式场效应晶体管(FinFET)及其制造方法。

背景技术

为了提供具有更快运行速度和增加的集成度的半导体器件，MOS场效 应晶体管(MOSFET)的沟道长度已经逐渐减小。但是，在平面MOSFET 中，由于沟道长度变的较短，通过漏极电压电场将影响平面MOSFET。甚至， 这会产生短沟道效应，由于栅极电极而引起沟道驱动能力恶化。为了控制平 面MOSFET的阈值电压，可能需要增加沟道的杂质浓度。但是，这样会造 成相对低的载流子迁移率和相对低的电流驱动力。因此，在平面MOSFET 中，由于平面MOSFET具有更快的运行速度和增加的集成度，所以会难以 抑制短沟道效应。

具有能够减小短沟道效应的结构的一类晶体管可以包括鳍式场效应晶 体管(FinFET)。FinFET可包括具有三维鳍形形状的有源区域。该鳍可被栅 电极围绕。因此，可以沿鳍的表面形成三维沟道。由于沟道形成在鳍的上表 面和侧壁上，所以在相对小的水平区域内FinFET可以具有较大的效用沟道 宽度。因此，具有FinFET的半导体器件可以具有相对小的尺寸和更快的运 行速度。甚至，由于减小了漏极区域的电容，会减小短沟道效应。为了改善 FinFET的操作特性，需要在三维鳍的表面上均匀形成源极/漏极区域。但是， 由于鳍的体宽逐渐变窄并且具有三维形状，所以鳍的表面不容易掺杂杂质。

此外，FinFET可以具有大于平面MOSFET的栅致漏极泄漏(GIDL，gate induced drain leakage)电流。这可以由提供栅电极和漏极区域之间的相对大的 交叠区域的鳍的三维形状造成。为了减小GIDL电流，可能需要最小化或减 小源极/漏极区域和栅电极之间的交叠区域。但是，用于形成源极/漏极区域 的工艺包括掺杂杂质，并通过热处理激活杂质。热处理会导致杂质的水平和 垂直扩散。杂质扩散会导致源极/漏极区域和栅电极之间的交叠区域的持续增 加。结果，GIDL电流不会充分减小。

在减小GIDL电流的常规方法中，形成栅电极后，可在栅电极的侧壁上 形成补偿分隔物(offset spacer)以减小源极/漏极区域和栅电极之间的交叠 区域。但是，补偿分隔物既可以形成在栅电极的侧壁上又可以形成在将要被 掺杂杂质的鳍的侧壁上。这样，在其中形成有补偿分隔物的鳍的侧壁中的杂 质可以不同于其中未形成补偿分隔物的鳍的上表面中的杂质。甚至，可能需 要较高的能量来通过补偿分隔物对鳍的侧壁掺杂杂质，这导致对鳍的表面的 损伤。

发明内容

本发明提供一种既能增加容量又能够减少栅致漏极泄露(GIDL)电流的 鳍式场效应晶体管(FinFET)。本发明也提供一种制造上述FinFET的方法。

根据本发明，FinFET可以包括至少一个有源鳍、至少一个栅极绝缘层 图案、第一电极图案、第二电极图案和至少一对源极/漏极扩张区。至少一个 有源鳍可以形成在衬底上。至少一个栅极绝缘层图案可以形成在至少一个有 源鳍上。第一电极图案可以形成在至少一个栅极绝缘层图案上。此外，第一 电极图案可以与至少一个有源鳍交叉。第二电极图案可以形成在第一电极图 案上。此外，第二电极图案的宽度可以比第一电极图案的宽度大。至少一对 源极/漏极扩张区可以形成在第一电极图案两侧的有源鳍的表面上。

根据本发明，第一电极图案和第二电极图案可以具有有不同蚀刻选择性 的材料。第一电极图案可包括多晶硅锗。第二电极可包括多晶硅。第一电极 图案和第二电极图案可掺杂具有与源极/漏极扩张区中的杂质实质相同的导 电类型的杂质。可选地，第一电极图案可包括钛、氮化钛、钽和/或氮化钽。 第二电极图案可包括多晶硅。

根据本发明，第一电极图案可具有约到约的厚度。根据本 发明，FinFET可进一步包括在第一电极图案和第二电极图案的侧壁上的分 隔物，和在每个分隔物两侧的有源鳍的表面中的源极/漏极区域。源极/漏极 区域的杂质浓度可以高于至少一对源极/漏极扩张区的杂质浓度。

根据本发明，FinFET还可以包括在至少一个有源鳍的两侧的衬底上的 隔离层图案。根据本发明，至少一个源极/漏极扩张区可与第一电极图案的末 端交叠。根据本发明，衬底可包括单晶硅衬底、绝缘体上硅(SOI)衬底、绝缘 体上硅锗(SGOI)衬底或者绝缘体上锗(GOI)衬底。