[发明专利]流水线式模数转换器以及增益误差校正方法

说明书

技术领域

本发明是有关于模数转换器(analog-to-digital converter，ADC)，特别是有关 于模数转换器的增益误差校正(gain error calibration)。

背景技术

模数转换器转换模拟输入信号为数字输出信号。模数转换器可分类为几 种类别，包括全并行式模数转换器(flash ADC)、流水线式模数转换器(pipelined ADC)、循环式模数转换器(cyclic ADC)。在此三个模数转换器类别之中，全并 行式模数转换器因为有最简单的电路结构，因此有最短的处理时间。全并行 式模数转换器包括多个比较器，借着直接比较模拟输入信号与多个参考电压， 来产生数字输出信号。当数字输出信号的需求分辨率提高时，全并行式模数 转换器的比较器的需求数目也随之而需要增加，因此会大幅增加电路的复杂 度与芯片的面积。因此，全并行式模数转换器仅在数字输出信号的需求分辨 率低时使用。

与全并行式模数转换器相比，当数字输出信号的需求分辨率提高时，流 水线式模数转换器与循环式模数转换器需要较少的比较器并占据较小的面 积。图1为现有的流水线式模数转换器100的方框图。流水线式模数转换器 100包括多个相串联的级(stage)101～10N，其中每一级产生数字输出信号D_out其中的数个位。在相串联的级中，一个顺序在前的级产生一个级输出值，来 表示数字输出信号D_out的高序(more significant)位，而一个顺序在后的级产生 一个级输出值以表示数字输出信号D_out的低序(less significant)位。举例来说， 第一级101产生级输出值d_o1以表示最高序位，而其后续的第二级102产生级 输出值d_o2以表示较低序位。若模数转换器100包括N个级101～10N，级 101～10N顺序地分别产生级输出值d_o1、d_o2、...、d_oN，而增益误差校正模块 120接着收集级输出值d_o1、d_o2、...、d_oN以产生数字输出信号D_out。因为每一 级仅产生数字输出信号D_out的几个位，因此级输出值的信号分辨率较低，而 不需很多的比较器便可运作。

当一个顺序在前的级产生级输出值后，该顺序在前的级会自其级输入信 号减去其级输出值以得到残差信号(residual signal)，并依据预定增益值放大 残差信号，来得到其级输出信号作为后续级的级输入信号。举例来说，第一 级101的级输出信号R₁为第二级102的级输入信号，而第二级102的级输出 信号R₂为第三级103的级输入信号。然而，因芯片制造误差或芯片温度上升 经常导致每一级的实际增益值自原本的预定增益值偏移。级的实际增益值与 预定增益值的差异称为级的增益误差。顺序在前的级的增益误差会产生不当 放大的级输出信号，而使该顺序在前的级的所有后续级产生有误差的级输出 值。因此，需要预测级的增益误差，以确保最终数字输出信号D_out的精确度。