[发明专利]可整合半导体制程的微结构制造方法

权利要求书

1.一种可整合半导体制程的微结构制造方法；其特征在于，包括下 述步骤：

在一硅基层上成型一绝缘层，所述绝缘层具有至少一微结构及多个金 属电路，让所述微结构及金属电路受所述绝缘层包覆，所述绝缘层上成型 一与所述金属电路电性链接的金属连接层，所述绝缘层表面沉积一保护 层，使外露于所述绝缘层表面的所述金属连接层受所述保护层覆盖；

所述微结构周侧设有多个被所述保护层覆盖的金属堆栈层；

蚀刻去除所述微结构及所述金属堆栈层表面沉积的保护层；以及

对所述金属堆栈层进行蚀刻去除以形成贯通所述绝缘层的蚀刻空间。

2.如权利要求1所述的可整合半导体制程的微结构制造方法，其特 征在于，

所述硅基层正面进行蚀刻形成尚未贯通所述硅基层的蚀刻空间，所述 保护层上设置一保护盖，所述硅基层背面进行蚀刻去除形成贯通所述硅基 层的蚀刻空间，让所述硅基层的蚀刻空间与所述绝缘层的蚀刻空间相互连 贯通，令所述微结构形成悬浮状态。

3.如权利要求2所述的可整合半导体制程的微结构制造方法，其特 征在于，对所述保护盖进行切割，使所述金属连接层上的保护层不受所述 保护盖遮蔽，对所述金属连接层上的保护层进行蚀刻去除，让所述金属连 接层外露于所述绝缘层表面，使外部导体透过与所述金属连接层电性连结 后，令所述金属电路透过打线与外部接合传输讯号。

4.如权利要求1所述的可整合半导体制程的微结构制造方法，其特 征在于，

经所述绝缘层的蚀刻空间对所述硅基层进行蚀刻分离，所述硅基层形 成硅基层的蚀刻空间，令所述微结构形成悬浮状态。

5.如权利要求4所述的可整合半导体制程的微结构制造方法，其特 征在于，所述保护层上设置一保护盖，对所述保护盖进行切割，使所述金 属连接层上的保护层不受该保护盖遮蔽，对所述金属连接层上的保护层进 行蚀刻去除，让所述金属连接层外露于所述绝缘层表面，使外部导体透过 与所述金属连接层电性连结后，令所述金属电路透过打线与外部接合传输 讯号。

6.一种可整合半导体制程的微结构制造方法，其特征在于，包括下 述步骤：

在一硅基层上成型一绝缘层，所述绝缘层具有至少一微结构及多个金 属电路，让所述微结构及金属电路受所述绝缘层包覆，所述绝缘层上成型 一与所述金属电路电性链接的金属连接层，所述绝缘层表面沉积一保护 层，使外露于所述绝缘层表面的所述金属连接层受所述保护层覆盖；

所述微结构周侧设有多个被所述保护层覆盖的金属堆栈层；

蚀刻去除所述微结构及所述金属堆栈层表面沉积的保护层；

对所述金属堆栈层进行蚀刻去除以形成贯通所述绝缘层的蚀刻空间；

所述硅基层正面进行蚀刻形成尚未贯通所述硅基层的蚀刻空间，所述 保护层上设置一保护盖，所述硅基层背面进行蚀刻去除形成贯通所述绝缘 层的蚀刻空间，让所述硅基层的蚀刻空间与所述绝缘层的蚀刻空间相互连 贯通，令所述微结构形成悬浮状态；以及

对所述保护盖进行切割，使所述金属连接层上的保护层不受所述保护 盖遮蔽，对所述金属连接层上的保护层进行蚀刻去除，让所述金属连接层 外露于所述绝缘层表面，使外部导体透过与所述金属连接层电性连结后， 令所述金属电路透过打线与外部接合传输讯号。