[发明专利]基于可编程穿越门的逻辑元件有效

专利信息
申请号: 200810145354.X 申请日: 2006-04-28
公开(公告)号: CN101359908A 公开(公告)日: 2009-02-04
发明(设计)人: 庄建祥;侯永清;陈昆龙;吴裕群 申请(专利权)人: 台湾积体电路制造股份有限公司
主分类号: H03K19/173 分类号: H03K19/173;H03K19/177
代理公司: 隆天国际知识产权代理有限公司 代理人: 陈晨
地址: 中国台*** 国省代码: 中国台湾;71
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 基于 可编程 穿越 逻辑 元件
【说明书】:

发明为申请号为“200610077245.X”且发明名称为“可配置逻辑存储块及基于可编程穿越门的逻辑元件”的中国申请的分案。

技术领域

本发明涉及一种半导体元件,特别是涉及一种可在工艺最后部分进行定制化的配置的可编程逻辑(programmable logic)及存储元件,因而减少了设计成本以及上市时间。

背景技术

在当今移动计算高度发展的时代,消费者越来越要求多样化的复杂功能,而仅消耗较少的电源。为了将如此众多的功能尽量整合至最小且电源利用最有效率的集成电路(integrated circuit;IC)中,半导体制造商一般使用标准的或定制化的元件,以提供整个集成电路预先设计好的功能以及有效利用电源的功能。

有关于标准的或定制化的元件的一议题是上述元件包括具有特殊功能的固线式(hardwired)元件。因此,无法更进一步地变更。随着制造成本愈趋昂贵以及上市时间愈趋紧迫,即使固线式元件也需要某种程度的配置。

近来由于技术进步,使得半导体制造商能够将一些可编程技术应用至集成电路。举例说来,半导体制造商将最近发展的高复杂度可编程逻辑元件(Complex Programmable Logic Device;CPLD)(以下皆以CPLD表示)以及现场可编程门阵列(Field-Programmable Gate Array;FPGA)(以下皆以FPGA表示)等技术应用至整个集成电路。然而,本领域的技术人员应该清楚,与标准元件相比,上述技术并未有效利用晶片空间,且呈现较差的效能。举例说来,因为FPGA一般需要40倍的空间,而且效能较标准元件低20%至30%。相对而言,CPLD具有稍好的空间利用性以及效能评价。尽管,CPLD对于可配置的弹性较FPGA差,但是当所设计集成电路中嵌入式逻辑的尺寸很小,CPLD便是较佳选择。然而,CPLD的构建块(building block)仅使用于简单及小型的逻辑设计中,而且若CPLD的构建块一开始不是为使用而设计的,在设计步骤完成后便不能再用。

另一传统技术是将定制化元件嵌入于诸如CPLD以及FPGA等可编程元件。上述定制化元件仍提供固定的以及特殊的功能,但是仍由可编程元件所主导。然而,目前以相反方式操作(亦即将可编程元件或存储器嵌入于标准/定制化元件)既无效亦无效率。

因此需要采用额外的标准设计方法改善其可配置性,以使非为特定目的而配置的构建块可使用于诸如一般存储器及/或仅具有一些可定制化掩模层的一般逻辑等一般性目的。

发明内容

如上所述,本发明的目的是提供能够改善集成电路的可配置性的多种系统以及方法,以使不是为特定目的而配置的构建块可使用于诸如一般存储器及/或仅改变一些掩模的一般逻辑等一般性目的。

在本发明的第一实施例中,公开一种可配置逻辑存储块(configurablelogic and memory block;CLMB)(以下皆以CLMB表示)。CLMB可具有多个存储单元、一写入控制输入、以及一读取控制输入。当仅使用一控制输入时,CLMB如同静态随机存取存储器(SRAM)。若同时存取读取控制输入以及写入控制输入,CLMB便为双端口静态随机存取存储器。若利用写入控制输入将数据配置至单元,然后利用读取控制输入来存取数据,而且输出设置有NOR门,CLMB便如同具有静态随机存取存储器的可配置的可编程逻辑元件(PLD)。利用输入及输出配置,仅需改变一些掩模,CLMB可被用以完成SRAM、双端口静态随机存取存储器、可编程逻辑元件、CPLD、或上述元件的组合等,因而降低了开发时间及成本。

在本发明的第二实施例中,公开一种利用穿越门(pass gate)完成不同的布尔逻辑函数(Boolean logic function)的可配置的逻辑元件。此设计方法可被用以完成比FPGA更有效率以及更快速的逻辑。可重配置逻辑系统通过相互耦接的掩模完成多个逻辑或布尔运算,来进行编程。因为上述新的编程掩模可在工艺最后部分进行,定制化并不会增加实质上的开发时间以及成本。

根据本发明的第一实施例,提供一种可配置逻辑存储块,包括:至少一静态随机存取存储单元;一第一输出模块,当上述可配置逻辑存储块用作一静态随机存取存储器时,通过读取上述至少一静态随机存取存储单元来产生一第一输出;以及一第二输出模块,当上述可配置逻辑存储块用作一可编程逻辑单元时,通过读取上述至少一静态随机存取存储单元来产生一第二输出,其中耦接至上述静态随机存取存储单元的至少一位线上的数据可通过控制而馈入上述第一输出模块以及上述第二输出模块。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司,未经台湾积体电路制造股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/200810145354.X/2.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top