[发明专利]非易失性半导体器件及其制造方法

权利要求书

1.一种非易失性半导体器件，具有场效应型晶体管，该场效应型晶体管具备：

形成在半导体衬底的主面上的绝缘膜；

形成在上述绝缘膜之上的栅电极；和

形成在上述栅电极的一侧侧面之下的上述半导体衬底上的源极区域，

该非易失性半导体器件的特征在于：

上述绝缘膜包含具有存储电荷的功能的电荷存储层，上述电荷存储层与上述源极区域的重叠量小于40nm且大于0nm。

2.根据权利要求1所述的非易失性半导体器件，其特征在于：

上述电荷存储层与上述源极区域的上述重叠量为10～30nm。

3.根据权利要求1所述的非易失性半导体器件，其特征在于：

上述场效应型晶体管的有效沟道长度为30nm以下。

4.根据权利要求1所述的非易失性半导体器件，其特征在于：

上述场效应型晶体管的有效沟道长度为20nm以下。

5.根据权利要求1所述的非易失性半导体器件，其特征在于：

通过向上述电荷存储层注入电子来使上述场效应型晶体管的阈值电压升高，并通过向上述电荷存储层注入由于带间隧道效应现象而产生的空穴来使上述场效应型晶体管的阈值电压下降。

6.根据权利要求1所述的非易失性半导体器件，其特征在于：

上述电荷存储层是氮化硅膜、或在氮化硅膜之上淀积了含有氧的氮化硅膜的层叠膜。

7.根据权利要求1所述的非易失性半导体器件，其特征在于：

上述绝缘膜是由下层绝缘膜、上述电荷存储层和上层绝缘膜构成的层叠膜，上述下层绝缘膜和上层绝缘膜与上述电荷存储层是材质互不相同的绝缘体。

8.根据权利要求7所述的非易失性半导体器件，其特征在于：

上述下层绝缘膜的厚度为1～10nm，上述电荷存储层的厚度为5～20nm，上述上层绝缘膜的厚度为5～15nm。

9.根据权利要求7所述的非易失性半导体器件，其特征在于：

上述下层绝缘膜和上层绝缘膜是氧化硅膜，上述电荷存储层是氮化硅膜、或在氮化硅膜之上淀积了含有氧的氮化硅膜的层叠膜。

10.根据权利要求7所述的非易失性半导体器件，其特征在于：

上述电荷存储层较之于上述下层绝缘膜和上层绝缘膜具有更多离散的陷阱能级。

11.一种非易失性半导体器件的制造方法，包括：

(a)在半导体衬底的主面上依次形成下层绝缘膜、具有存储电荷的功能的电荷存储层、和上层绝缘膜的步骤；

(b)在上述上层绝缘膜之上形成栅电极的步骤；

(c)从上述栅电极的侧面对上述电荷存储层进行预定量蚀刻的步骤；

(d)以上述栅电极为掩模以离子注入方式向上述半导体衬底注入杂质并在上述栅电极的一侧侧面之下的上述半导体衬底上形成杂质区域的步骤；以及

(e)通过对上述半导体衬底实施热处理，将上述杂质区域激活而形成源极区域的步骤，

该非易失性半导体器件的制造方法的特征在于：

上述电荷存储层与上述源极区域的重叠量小于40nm且大于0nm。

12.根据权利要求11所述的非易失性半导体器件的制造方法，其特征在于：

上述(c)步骤中的上述电荷存储层的蚀刻量为20～40nm。

13.一种非易失性半导体器件的制造方法，包括：

(a)在半导体衬底的主面上依次形成下层绝缘膜、具有存储电荷的功能的电荷存储层、和上层绝缘膜的步骤；

(b)在上述上层绝缘膜上形成栅电极的步骤；

(c)在上述栅电极的侧面形成侧壁的步骤；

(d)以上述栅电极和上述侧壁为掩模以离子注入方式向上述半导体衬底注入杂质并在上述栅电极的一侧侧面之下的上述半导体衬底上形成杂质区域的步骤；以及

(e)通过对上述半导体衬底实施热处理，将上述杂质区域激活而形成源极区域的步骤，

该非易失性半导体器件的制造方法的特征在于：

上述电荷存储层与上述源极区域的重叠量小于40nm且大于0nm。

14.根据权利要求13所述的非易失性半导体器件的制造方法，其特征在于：

上述(c)步骤中的上述侧壁的间隔物长度为20～40nm。