[发明专利]叠层式电连接器

说明书

技术领域

本发明涉及一种叠层式电连接器，特别涉及一种具有全屏蔽的叠层式电 连接器。

背景技术

随着电子科技的发展，电脑周边设备种类日益增加，即使是同类功能的 设备，其使用的连接接口亦有多数种规格。由于主板及容置主板的机壳的几 何条件限制，欲将所有连接接口均独立设置于主板的周边，势不可行。因此， 目前已有叠层式电接器上市，然而其仅单纯地将各自的连接器堆叠起来，对 主板的总接脚面积亦仅为各自独立的面积相加而已。另外，独立的连接器堆 叠起来后，传导信号的端子(接脚)外露的部分将更多，亦即信号受干扰的机 会将更大，尤其是对被堆叠在上方(离主板较远)的连接器影响更大。

因此，现有的叠层式电连接器的改进仅为节省主板可用且有限的周边， 于主板上相对应的脚印(footprint)配置面积，实际上并无减少，此对于主板日 益缩小的趋势并无多大助益。

发明内容

有鉴于此，本发明的目的在于提供一种叠层式电连接器，具有全屏蔽功 能以及适用较小的脚印配置面积，以改善现有技术的缺陷。

本发明提供一种叠层式电连接器，包括一第一连接器、一第二连接器以 及一导电外壳。该第一连接器包括一第一信号连接部以及一第一组焊接脚， 该第一组焊接脚沿一方向延伸。该第二连接器并且包括一第二信号连接部以 及一第二组焊接脚，该第二组焊接脚沿该方向延伸。该第一连接器堆叠于该 第二连接器，上述第二连接器为影像图形阵列连接器，上述第二信号连接部 包括多个信号接点，并排成三排，上述第二组焊接脚与上述信号接点电性连 接，并排成两排，且上述第二信号连接部的相邻两排信号接点电性连接上述 第二组焊接脚中的一排焊接脚。该导电外壳包括一第一开口、一第二开口以 及一第三开口，该导电外壳包覆该第一连接器以及该第二连接器，使得该第 一信号连接部穿过该第一开口，该第二信号连接部穿过该第二开口，并且该 第一组焊接脚以及该第二组焊接脚暴露于该第三开口。以此，该导电外壳可 屏蔽外部干扰，使得该电连接器于叠层结构下仍可进行可靠的信号传输。

当本发明的叠层式电连接器应用于一影像图形阵列(Video Graphics Array，VGA)连接器以及一数字视频接口(Digital Visual Interface，DVI)连接 器，并且该VGA连接器较该DVI连接器靠近该第三开口时，该VGA连接 器的焊接脚可由现有的三排排列改成二排排列，进而使该叠层式电连接器的 厚度可再缩小。于一具体实施例中，该导电外壳垂直该方向的整体厚度，该 厚度可小于12mm。

因此，本发明的有益技术效果在于，本发明的叠层式电连接器具有全屏 蔽结构，可有效防止电磁干扰，并且可通过适当的焊接脚排列，以缩短该叠 层式电连接器的厚度，减少所需脚印配置，有利于实现与其连接的电路板小 型化的目的。

关于本发明的优点与精神可以通过以下的发明详述及附图得到进一步 的了解。

附图说明

图1所示为根据本发明的一较佳具体实施例的叠层式电连接器的立体 图。

图2所示为叠层式电连接器的仰视图。

图3所示为叠层式电连接器的局部分解图。

图4所示为导电外壳的局部展开示意图。

图5所示为具接点标示的第二信号连接部的主视图。

图6所示为适用于叠层式电连接器的电路板的脚印配置示意图。

具体实施方式

请参阅图1、图2及图3。图1所示为根据本发明的一较佳具体实施例 的叠层式电连接器1的立体图，图2所示为叠层式电连接器1的仰视图，图 3所示为叠层式电连接器1的局部分解图。叠层式电连接器1包括第一连接 器12、第二连接器14、框架16以及导电外壳18。该第一连接器12以及该 第二连接器14以该框架16连接，导电外壳18同时包覆第一连接器12、第 二连接器14及框架16。