[发明专利]模拟电路合成方法与相关技术

说明书

技术领域

本发明涉及一种模拟电路合成方法与技术，尤其涉及一种以优化计划主导优化引擎数值仿真的模拟电路合成/设计/优化方法与技术。

背景技术

集成电路是现代信息社会最重要的硬件基础。随着集成电路的功能日趋复杂多元，电路设计也越来越困难。因此，集成电路设计业者与设计工具发展商无不致力研发更好、更方便、更有系统、自动化程度更高的集成电路设计方法与技术。

如本领域普通技术人员所知，针对数字电路的自动化电路合成方法已经发展成熟。数字电路设计者只要描述数字电路的输出入功能与一些运行限制(constraint，如时序的限制)，电路合成工具(软件)就能自动完成数字电路的合成(也就是要以哪些逻辑门、触发器等电路单元并以何种连接方式来实现数字电路设计者所想要的功能及限制)。相较于成熟的数字电路合成技术，业界还在摸索模拟电路的自动化合成技术发展。由于模拟电路处理的不只是0与1的数字信号，故模拟电路的设计门坎更高，在公知技术中也缺乏系统性自动化模拟电路合成方法与技术。

在公知技术中，曾有业者推出针对锁相回路(PLL，Phase Lock Loop)的编译器(compiler)作为锁相回路的自动化电路合成解决方案。不过此种技术仅能针对锁相回路进行合成，设计弹性较低。另外，也有业者尝试以几何规划(geometric programming)技术来进行的自动化PLL设计；此种技术不进行电路数值仿真，而是将影响电路的参数与设计规格等映像至特定形式的数学等式，并以几何规划技术对此数学等式求解以决定电路的设计参数。由于此种公知的模拟电路合成技术需要繁杂艰深的数学计算与求解，其实用性尚待验证。

发明内容

因此，本发明的主要目的，在于提供一种基于数值仿真的系统性通用(general)模拟电路合成方法与技术，以协助模拟/混合电路(即数字/模拟混合电路)的自动化合成/设计/优化。

更明确地说，本发明的目的之一，是提供一种进行模拟电路合成的方法，其主要步骤包括有：决定该模拟电路的电路设计拓扑(design topology)，并提供一优化计划(optimization plan)，用来记录至少一个由该模拟电路的多个电路单元中选出的关键(critical)电路单元，以针对各关键电路单元分别记录至少一个设计参数；这些设计参数即是由对应关键电路单元的多个参数中选出的关键性参数。此外，此优化计划中尚可记录至少一优化目标、测式指针(testbench，用来指定数值仿真中待监测的项目)、工艺相关数据(technology-dependent data)、该模拟电路的设计规格/设计限制及/或该模拟电路预设的操作环境。

完成优化计划后，本发明即可根据该优化计划中所记录的设计参数，使用一优化引擎(optimization engine)改变各设计参数的数值反复进行数值仿真，以追踪测试指标(针对该模拟电路求出测试指标中各待监测项目的数值)，找出在预设的操作环境下能符合设计规格/设计限制，并趋近该优化目标的关键电路单元与设计参数组合，实现自动化模拟电路合成/设计/优化的目的。

在本发明中，可就电路层级(circuit level)或是系统层级(system level)来进行模拟电路合成。譬如说，优化计划中所记录的设计参数可以是电路层级的参数，像是一晶体管的尺寸、长宽比、临限电压及其它工艺参数；而该优化引擎进行数值仿真时，则进行电路层级(circuit level)模拟，譬如说是以SPICE为基础的数值仿真。电路层级仿真的优点是模拟结果较为精确，可明确地仿真各晶体管/被动组件的运行情形，但也须耗费较长的时间来完成模拟。

另一方面，本发明模拟电路合成方法也可搭配一模拟数据库来进行系统层级的合成。此模拟数据库中记录有多个电路单元及各电路单元所对应的系统层级与电路层级信息；对应地，优化计划中所记录的设计参数也可以是会影响电路单元系统层级行为的系统层级的特性(attribute)，譬如说是一电路单元的增益、反馈系数(coefficient)、回转率(slew rate)、极点(pole)、频宽、频率响应等系统层级巨观特性；而当优化引擎进行数值仿真时，则可根据模拟电路系统层级行为模型(behavior model)进行系统层级仿真，其另可由模拟数据库中选出不同的电路单元取代同一关键电路单元以反复根据优化计划中记录的设计参数进行系统层级行为模型数值仿真。系统层级仿真重视的不是电路单元中个别晶体管/组件的运行，而是整体模拟电路的行为，也因此，系统层级的电路合成较有效率，完成合成所需的时间也较短。