[发明专利]一种嵌入式系统中的抗干扰设备

说明书

技术领域

本发明涉及通信技术领域，尤其涉及一种嵌入式系统中的抗干扰设备。 

背景技术

嵌入式系统中普遍采用看门狗电路进行抗干扰，看门狗电路包括计数器和控制电路。嵌入式系统正常工作时，嵌入式系统的CPU(Central ProcessingUnit，中央处理单元)每隔一定时间对看门狗电路的计数器进行清零，称为喂狗，在正常情况下，嵌入式系统喂狗的时间间隔小于计数器的溢出时间，看门狗芯片不会对嵌入式系统进行复位，嵌入式系统可以正常工作，当系统异常后，嵌入式系统的CPU不能正常进行喂狗操作，超过设定的喂狗时间后，计数器溢出，强制嵌入式系统复位，重新启动并正常运行，从而保证嵌入式系统从软件、硬件错误中恢复到正常的运行。 

目前，嵌入式的系统中通常采用SOC(System On Chip，系统级芯片)外加看门狗芯片实现，如图1所示。CPU通过I/O(输入/输出)管脚进行喂狗，看门狗芯片的复位输出RESET直接送给SOC芯片或者CPU芯片作为复位信号，也可在看门狗芯片和SOC芯片或者CPU芯片之间添加控制逻辑，增加系统的灵活性。系统异常时，CPU未能在规定的时间内喂狗，看门狗芯片则输出复位信号，复位整个系统。 

对于SOC芯片之外增加看门狗芯片方案，系统集成度较低，既增加系统的成本，又增加单板的面积开销。另外，外部看门狗芯片喂狗时间固定，CPU必须将喂狗任务的优先级提高，并以较高的频率喂狗，才能避免其他任务长时间占据CPU而停止喂狗，导致系统非正常复位，从而CPU效率降低。 

随着集成电路技术的不断发展，集成度不断上升，现在较多的SOC芯片中集成了内部数字看门狗，如图2所示。内部集成的数字看门狗的操作方式和外部看门狗芯片基本相同，由于在芯片内实现，资源不受限制，看门狗电 路可以做到灵活配置。 

在SOC芯片内部集成的看门狗电路虽结合了集成度高和灵活的优点，但与CPU结合得过于紧密，该电路的可靠性被降低。主要表现为：内部集成的数字看门狗为全数字看门狗，无法监控系统电源的异常，因此不能正常复位系统；某些异常时，也可能导致系统不被复位，如芯片主时钟丢失时，看门狗无法工作，系统不能被复位；在CPU配置看门狗时，当发生程序异常，CPU存在关闭WDT(Watch Dog Timer，看门狗定时器)功能的风险。 

由上可见，需要提供一种可靠性更高的SOC的内置看门狗电路。 

发明内容

本发明实施例提供了一种嵌入式系统中的抗干扰设备，以独立于CPU所用的时钟，并结合POR电路提高其可靠性，降低系统的实现成本。 

本发明实施例提供了一种嵌入式系统中的抗干扰设备，包括：看门狗定时器、控制单元、及上电复位单元，其中： 

所述看门狗定时器，用于预设一个门限值，当计数达到所述门限值时，输出溢出信号送给控制单元； 

所述控制单元，包括配置控制电路和复位控制电路，其中所述配置控制电路用于实现CPU对所述看门狗定时器的配置；所述复位控制电路用于所述看门狗定时器溢出时，向所述CPU发送复位信号； 

所述上电复位单元，用于在电源异常时产生复位信号，提供给所述控制单元。 

与现有技术相比，本发明具有以下优点： 

本发明的实施例中，SOC内置看门狗电路独立于CPU所有的时钟以及结合POR电路，提高其可靠性并使之能够替代系统中的专用看门狗芯片，降低系统实现成本；同时保持内置看门狗的可配置特点，增加系统配置的灵活性和可靠性。 

附图说明

图1是现有技术中采用SOC芯片外部增加看门狗芯片实现看门狗电路的示意图； 

图2是现有技术中采用SOC芯片内部集成数字看门狗实现看门狗电路的示意图； 

图3是本发明实施例中看门狗电路的示意图； 

图4是本发明实施例中看门狗定时器的示意图； 

图5是本发明实施例中控制单元中包含的配置控制电路示意图： 

图6是本发明实施例中控制单元中包含的复位控制电路示意图。 

具体实施方式

本发明实施例提供了一种抗干扰设备，如图3所示，包括：上电复位单元10，看门狗定时器20，时钟产生单元30，控制单元40。 

上电复位单元(POR)10，用于在电源异常时，比如芯片上电或电源电压降低时，产生一个复位信号，并将该复位信号提供给控制单元40； 

看门狗定时器(WDT)20，用于预设一个门限值，当计数达到门限值时，输出一个溢出信号并送给控制单元40；