[发明专利]一种数字Doherty功率放大器

权利要求书

1.一种数字Doherty功率放大器，其特征在于，由1路主功放链路与(N-1)路峰值功放链路并联构成；

每条功放链路均包含有1个末级放大器，主功放链路中的末级放大器的工作状态在所有末级放大器中最高；

在主功放链路与前(N-2)路峰值功放链路中，每条功放链路的输入端和输出端各级联有1个定向耦合器，第(N-1)路峰值功放链路与第(N-2)路峰值功放链路输入端和输出端的定向耦合器级联，所述输入端的定向耦合器用于将输入功率分配给所在功放链路及下一路峰值功放链路输入端的定向耦合器或第(N-1)路峰值功放链路；

所述输出端的定向耦合器用于将下一路峰值功放链路输出端的定向耦合器或第(N-1)路峰值功放链路与所在功放链路输出的功率合成后输出至上一路功放链路输出端的定向耦合器或直接输出，及结合反射负载进行阻抗变换；

所述N为大于或等于2的自然数。

2.如权利要求1所述的数字Doherty功率放大器，其特征在于，每条功放链路中的末级放大器与输入端之间还串联有1个或多个推动放大器，用于为所述末级放大器提供线性放大的驱动信号。

3.如权利要求2所述的数字Doherty功率放大器，其特征在于，所有功放，包括末级放大器和推动放大器的工作状态互不相同，且主功放链路中的功放的工作状态要比峰值功放链路中的功放的工作状态高，第n路峰值功放链路中的功放的工作状态要比第(n+1)路峰值功放链路中的功放的工作状态高，其中，1≤n≤N-2，在任一功放链路中，前级功放的工作状态要比后级功放的工作状态高。

4.如权利要求3所述的数字Doherty功率放大器，其特征在于，所述主功放链路中的末级放大器工作在AB类，各峰值功放链路中的末级放大器处于C类或者C类以下的工作状态，并按序依次降低。 

5.如权利要求1所述的数字Doherty功率放大器，其特征在于，还包括包络检波器、FPGA、N个D/A转换器以及N个压控衰减器，所述N个压控衰减器分别串联在各功放链路中功率放大器之前，

所述包络检波器用于实时地监测输入信号的包络变化并输出包络检波电压；

所述FPGA用于根据包络检波器输出的包络检波电压的变化，输出控制所述N个压控衰减器增大或减小衰减值的数字控制信号；

所述N个D/A转换器用于将FPGA输出的数字控制信号转换为模拟信号并分别输出至所述N个压控衰减器，

所述N个压控衰减器用于根据对应的D/A转换器输出的控制电平，调节自身衰减量，控制所在功放链路的输入功率。

6.权利要求5所述的数字Doherty功率放大器，其特征在于，所述FPGA在小信号输入时，输出加大所述(N-1)路峰值功放链路中全部或部分的压控衰减器的衰减量及减小主功放链路中的压控衰减器的衰减量的控制信号，以及在大信号输入时，输出减小所述(N-1)路峰值功放链路中全部或部分的压控衰减器的衰减量的控制信号。

7.权利要求5所述的数字Doherty功率放大器，其特征在于，所述FPGA中预置1个或多个包络幅值门限，所述FPGA还用于根据输入信号的包络幅值所处的不同范围，控制压控衰减器增大或减小衰减值的幅度。

8.权利要求5所述的数字Doherty功率放大器，其特征在于，所述D/A转换器为高速D/A转换器，其带宽大于两倍的包络带宽。

9.权利要求1所述的数字Doherty功率放大器，其特征在于，同一功放链路中输入端和输出端的定向耦合器的耦合度相同，第n路功放链路中的定向耦合器的耦合度要大于第(n+1)路功放链路中的定向耦合器的耦合度，其中，1≤n≤N-1。