[发明专利]快闪存储器件及其制造方法

说明书

相关申请

本申请要求2007年10月10日提交的韩国专利申请 10-2007-0102129的优先权，通过引用将其全部内容并入本文。

技术领域

本发明涉及一种快闪存储器件及其制造方法，更具体涉及一种可通 过采用能带隙(energy bandgaps)的组合的高介电常数(k)层来降低漏电 流以在目标厚度内获得期望耦合比(coupling ratio)的快闪存储器件及其 制造方法。

背景技术

通常，当电源关闭时，非易失性存储器件可保留数据。该非易失性 存储器件的单位单元具有其中在半导体衬底的有源区域上顺序堆叠隧 道绝缘层、浮置栅极、介电层和控制栅极的结构。施加到控制栅极电极 的外部电压耦合至浮置栅极，数据储存在该单位单元中。因此，如果寻 求以短脉冲和低编程电压来储存数据，那么施加至控制栅极电极的电压 对在浮置栅极中所感应的电压的比率必需是大的。施加至控制栅极电极 的电压对在浮置栅极中所感应的电压的比率称为耦合比。该耦合比也可 表示成为栅极金属沉积前介电层(gate pre-metal dielectric layer)的电 容对隧道绝缘层和栅极金属沉积前介电层的总电容的比率。

最近，随着器件的集成度变得更高，单元尺寸减小并且介电层的电 容减小。因而，使用具有约85％的阶梯覆盖的化学气相沉积(CVD)所制 造的氧化物层、氮化物层和氧化物层(ONO)的现存介电层结构可能不符 合耦合比和漏电流的要求。因此，为了获得期望的耦合比，减小介电层 的厚度。然而，如果减小介电层的厚度，会增加漏电流和降低电荷保持 特性，导致装器件的特性降低。

为了解决上述问题，最近已进行了积极的研究以发展采用高k材料 的介电层来取代现存介电层。然而，如果只使用高k材料来形成介电层， 则由于高漏电流而不能满足电荷保持特性。为了通过改善介电层的高漏 电流特性以弥补高k材料的缺点，在采用高k材料的高k绝缘层上面和 下面堆叠低k材料(例如，氧化硅(SiO₂)层)。在此情况下，由于上部和 下部的氧化硅层而导致介电层的介电常数降低，这样增加等效氧化物厚 度(EOT)和增加介电层的物理厚度。因此，如果填隙(gap fill)集成器 件的各单元之间的浮置栅极的侧壁，则不能在浮置栅极之间填隙用于控 制栅极的多晶硅层或金属层。结果，电容减小和不能获得器件的操作所 需的耦合比，因而无法用作电极。

发明内容

本发明涉及一种快闪存储器件及其制造方法，其可通过利用高k材 料的能带隙组合形成高k层来增加漏电流的隧穿距离，从而降低漏电 流。因此，EOT和物理厚度可符合目标厚度并获得器件的操作所必需 的耦合比。

一种根据本发明一个方面的快闪存储器件，包括：形成在半导体衬 底上的隧道绝缘层；形成在隧道绝缘层上的第一导电层；形成在第一导 电层上的具有第一、第二及第三高k绝缘层的堆叠结构的高k层；和形 成在高k层上的第二导电层。第一高k绝缘层可以具有第一能带隙，第 二高k绝缘层可以具有大于第一能带隙的第二能带隙，第三高k绝缘层 可以具有小于第二能带隙的第三能带隙。

第一能带隙可以与第三能带隙相同。第一高k绝缘层和第三高k绝 缘层使用相同的材料形成。第一和第三高k绝缘层的每一层可以使用二 氧化铪(HfO₂)、二氧化锆(ZrO₂)、二氧化钛(TiO₂)和钛酸锶(SrTiO₃)中的 任何一种形成。第二高k绝缘层可以使用二氧化铪(HfO₂)、二氧化锆 (ZrO₂)、二氧化钛(TiO₂)和氧化铝(Al₂O₃)中的任何一种形成。

第一导电层可以由掺杂的多晶硅层所形成。第二导电层可以由掺杂 的多晶硅层、金属层或掺杂的多晶硅层与金属层的堆叠层形成。金属层 可以使用氮化钛(TiN)、氮化钽(TaN)、钨(W)、氮化钨(WN)、硅化钨 (WSi)、钌(Ru)、二氧化钌(RuO₂)、铱(Ir)、二氧化铱(IrO₂)和铂(Pt)中的 任何一种形成。