[发明专利]电压控制的容性元件及半导体集成电路

说明书

技术领域

本发明涉及其中通过施加的电压控制电容的电压控制的容性元件，及包括该容性元件的半导体集成电路(IC)。特别是，本发明涉及优选结合到振荡电路(下文称做电压控制的振荡器(VCO))内的电压控制的容性元件，该振荡电路用做电子装置或类似物，并且可以通过施加的电压控制它的振荡频率。

背景技术

MOS(金属氧化物半导体)型变抗器元件已用做半导体IC中的电压控制的容性元件(例如，参见日本专利No.2951128)。MOS型变抗器元件例如用做控制LC-VCO的振荡频率。

图1示出了常规的MOS型变抗器元件的剖面图。如图1所示，在变抗器元件101中，N阱NW101设置在P型衬底Psub的上表面中。栅极绝缘膜102设置在N阱NW101上，例如由多晶硅(多晶体硅)或类似物形成的栅电极103设置在栅极绝缘膜102上。此外，n+扩散区N101和N102设置在N阱NW101的表面中的两个区域中，从垂直于P型衬底Psub的上表面的方向中可以看出，这两个区域将栅电极103夹在其中。在N阱NW101的表面中，n+扩散区N101和N102之间的区域作为沟道区104。而且，P⁺扩散区P101设置在P型衬底Psub的上表面中没有设置N阱NW101的那部分区域中。

n⁺扩散区N101和N102连接到阱端子Vb，栅电极103连接到栅极端子Vg，p+扩散区P101连接到地电位布线GND。在图1中，栅极绝缘膜102仅直接设置在栅电极103下面，但是栅极绝缘膜102可以设置在除设置有连接到扩散区的接触(未示出)的区域之外的P型衬底Psub的整个上表面上。在该变抗器元件101中，在栅电极103和N阱NW101之间产生了电容。

在常规的变抗器元件101中，地电位通过低电位布线GND施加到p+扩散区P101，由此P型衬底Psub为地电位。此外，通过改变施加在栅极端子Vg和阱端子Vb之间的电压(下文称做端子之间的电压Vgb(＝Vg-Vb))，栅电极103和N阱NW101之间的电容可以改变。图2示出了变抗器元件101中电压与电容之间的关系曲线图，其中水平轴表示端子之间的电压(Vgb)，垂直轴表示栅极端子Vg和阱端子Vb之间的电容。

如图1和2所示，通过将端子Vgb之间的电压设置为足够高的值V₂，电子聚集在N阱NW101的沟道区104中，由此变抗器元件101变成堆积(accumulation)状态。由此，变抗器元件101的电容达到最大，基本上等于栅极绝缘膜102的电容。通过从该状态降低端子之间的电压Vgb，在N阱NW101的沟道区104中产生耗尽层。随着耗尽层的膨胀，变抗器元件101的电容沿实线53降低。然后，当端子之间的电压Vgb达到足够低值V₁时，耗尽层的膨胀变得饱和。因此，电容达到最小并且不再降低。

然而，以上介绍的现有技术具有以下问题。通过将端子之间的电压从V₂降低到V₁，变抗器元件101的电容沿实线53降低，如箭头51所示。此时，如果端子之间的电压立即改变，那么电容同样立即改变。然而之后，即使端子之间的电压保持在V₁不变，电容逐渐如箭头52所示增加。也就是，在几秒到几分钟的时间内电容从几％增加到约10％，并最终达到热平衡状态，如虚线54所示。以此方式，即使端子之间的电压立即改变，需要一段时间电容达到虚线54表示的热平衡状态。也就是，电容不会随端子之间的电压快速变化。因此，当该变抗器元件结合到VCO内时，其振荡频率的变化迟于控制电压的变化，也就是，振荡频率没有随控制电压快速变化。

发明内容

本发明的一个目的是提供一种电压控制的容性元件，其中电容快速地响应于端子之间的电压变化，并提供一种包括该电压控制的容性元件的半导体集成电路。

根据本发明的电压控制的容性元件包括衬底；第一导电类型区，设置在衬底表面中并施加有第一电位；第二导电类型区，设置在第一导电类型区的部分表面内并施加有没有在第一导电类型区和第二导电类型区之间产生正pn结的第二电位；绝缘膜，设置在第一导电类型区和第二导电类型区上；导电膜，设置在所述绝缘膜的一区域上并施加有第三电位，其中该区域是除直接位于所述第二导电类型区上的区域之外的至少一部分区域。电容由第一导电类型区、绝缘膜和导电膜产生。