[发明专利]低频时码传播延迟修正器

说明书

技术领域

本发明属于无线电测量技术领域，具体涉及到一种低频时码传播延迟修正器。 

背景技术

在信息技术快速发展的今天，在新兴产业和国民经济的重要部门，高精度时间同步至关重要。低频时码授时技术是陆基无线电授时中时间信息最全的，可广泛地应用在电子政务、电子商务、交通、电力等技术领域。 

众所周知，低频电波以地波和天波的形式进行传播，信号传播延迟的大小与电波的频率，传播距离，大气折射系数以及电离层的特性等有关。在实际应用中，可以参考实际时延值对其进行修正，以达到毫秒量级的精度，通常采用较为复杂的移相电路和较昂贵的高稳晶振或原子钟，来实现传播延迟修正。另外，由于大城市存在各种电子干扰，一些时间段虽然接收点的低频时码信号较强，由于存在环境以及各种工业干扰使得接收信噪比会大大地降低，同时接收点的低频时码信号由于传播路径以及硬件设备的时延的影响，降低了接收机定时精度，使得中、高精度的时间用户应用受到限制。低频时码信号的抗干扰能力和定时精度的进一步提高也是低频时码用户当前迫切需要解决的技术问题。目前，还没有价格便宜，制作简便的低频时码传播延迟修正器。 

发明内容

本发明所要解决的技术问题在于提供一种抗干扰能力强、修正传播延迟准确、传输时码距离远的低频时码传播延迟修正器。 

解决上述技术问题所采用的技术方案是它包括：对整机进行控制的单片机系统；时码并行接口电路，该电路的输出端接单片机系统；秒脉冲延迟器，该电路的输入端接时码并行接口电路和单片机系统；串行收发器，该电路的输入端接单片机系统；秒脉冲整形电路，该电路的输入端接秒脉冲延迟器；它还包括线驱动电路，该电路的输入端接秒脉冲延迟器。 

本发明的秒脉冲延迟器为：集成电路U4A的1脚接集成电路U3的5脚、3脚接 集成电路U1的11脚、2脚通过电阻R3接5V电源的正极、14脚接电容C4的一端、15脚接电容C4的另一端并通过电阻R2接5V电源正极、4脚接秒脉冲整形电路的电容C5的一端；上述的集成电路U4A的型号为74HC221，集成电路U5B的型号为74128。 

本发明的秒脉冲整形电路为：电容C5的一端接集成电路U4A的4脚、另一端接集成电路U5A的输入端2脚和3脚并通过电阻R4接地，集成电路U5A的输出端1脚接线驱动电路的集成电路U5B的输入端5脚和6脚；上述的集成电路U5A和集成电路U5B的型号为74128。 

本发明在室外移动接收装置在某个位置接收时，可避开强干扰噪声的影响，接收机能正常接收和解码，修正由于信号传播引起的时间延迟后，得到精度为毫秒量级的时间信息。本发明与现有的低频时码传播延迟修正器相比，具有抗干扰能力强、修正传播延迟准确、传输时码距离远等优点，可在电子政务、电子商务、交通、电力等领域推广使用。 

附图说明

图1是本发明的电气原理方框图。 

图2是本发明的电子线路原理图。 

具体实施方式

下面结合附图和实施例对本发明进一步说明，但本发明不限于这些实施例。 

图1给出了本发明的电气原理方框图，参见图1。在图1中，本实施例的低频时码传播延迟修正器由时码并行接口电路、秒脉冲延迟器、秒脉冲整形电路、线驱动电路、单片机系统、串行收发器连接构成。时码并行接口电路的输出端接秒脉冲延迟器和单片机系统，单片机系统的输出端接秒脉冲延迟器和串行收发器，秒脉冲延迟器的输出端接秒脉冲整形电路，秒脉冲整形电路的输出端接线驱动电路。 

时码并行接口电路输出秒脉冲触发延迟电路进行延迟，经过秒脉冲延迟器产生出新的秒脉冲上升沿，此脉冲是传播延迟已得到修正的正确定时秒脉冲，输出到秒脉冲整形电路，经过秒脉冲整形电路产生新的定时秒脉冲信号经线驱动电路后输出。时码并行接口电路输出的时码信息输出到单片机系统的并行接口，并经过单片计算机进行处理和计算后，转换成串行格式的时间码，经串行收发器输出时间码。 

在图2中本实施例的时码并行接口电路由集成电路U3联接构成，集成电路U3 的型号为BMK0301(T)。集成电路U3的6脚接5V电源的正极、7脚接地、1～4脚接单片机系统、5脚接秒脉冲延迟器。