[发明专利]一种基于FPGA的千兆数据通信卡无效
申请号: | 200810153344.0 | 申请日: | 2008-11-25 |
公开(公告)号: | CN101447988A | 公开(公告)日: | 2009-06-03 |
发明(设计)人: | 周喆;曹阳;赵子阳;仲昕 | 申请(专利权)人: | 中国船舶重工集团公司第七0七研究所 |
主分类号: | H04L29/06 | 分类号: | H04L29/06;H04B10/12 |
代理公司: | 天津盛理知识产权代理有限公司 | 代理人: | 王来佳 |
地址: | 300131天津*** | 国省代码: | 天津;12 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 基于 fpga 千兆 数据通信 | ||
1.一种基于FPGA的千兆数据通信卡,其特征在于:包括PCI接口芯片、SDRAM、FIFO数据缓冲、FPGA处理模块、高速串/并转换器、SFF光电信号转换器,SFF光电信号转换器连接高速串/并转换器并双向通信,该高速串/并转换器、PCI接口芯片、FIFO数据缓冲、SDRAM均连接FPGA处理模块。
2.根据权利要求1所述的一种基于FPGA的千兆数据通信卡,其特征在于:所述FPGA处理模块包括接收模块、发送模块、主处理模块;接收模块连接高速串/并转换器及接收FIFO;发送模块连接高速串/并转换器及发送FIFO;主处理模块连接接收FIFO及发送FIFO并同时接收PCI桥所传送的数据。
3.根据权利要求1所述的一种基于FPGA的千兆数据通信卡,其特征在于:SFF光电信号转换器在接收数据时将光模块转换成电信号,再通过高速串/并转换将2.125Gbps的串行数据转换成16bit的并行数据,通过FPGA的接收模块将并行数据暂存在接收FIFO中,FPGA的更新数据模块根据数据的节点号、地址等信息将数据写入对应的SDRAM中,本地计算机通过PCI接口将更新数据读入本地计算机。
4.根据权利要求3所述的一种基于FPGA的千兆数据通信卡,其特征在于:本地计算机通过PCI接口将本地更新的数据经过FPGA的主模块根据数据的节点号、地址等信息将数据写入对应的SDRAM中,然后通过FPGA的发送模块将并行数据暂存在发送FIFO中,再通过高速并/串转换将16bit的并行数据转换成2.125Gbps的串行数据,SFF光电信号转换器将电模块转换成光信号。
5.根据权利要求3所述的一种基于FPGA的千兆数据通信卡,其特征在于:所采用的软件驱动采用下列步骤:
(1).系统安装设备时设置状态变量;
(2).发送数据的设备先打开设备再将要发送的数据写入设备内存中;
(3).接收数据的设备先打开设备再将数据从设备内存读出;
(4).关闭设备。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中国船舶重工集团公司第七0七研究所,未经中国船舶重工集团公司第七0七研究所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/200810153344.0/1.html,转载请声明来源钻瓜专利网。