[发明专利]一种脉冲内插成形滤波器的设计方法

说明书

技术领域

本发明涉及一种基于软件无线电技术和窗口机制的内插脉冲成形滤波器的设计方法，属于脉冲成形技术领域。

背景技术

目前，软件无线电技术凭借其开放性、灵活性的特点广泛应用于无线电通信领域的各个方面。软件无线电技术将传统的硬件无线电通信设备作为无线通信的基本平台，由软件来实现许多通信的功能。而DSP技术是软件无线电的基础，目前尽管低功耗DSP、超强功能DSP发展迅速，但DSP在速度、功耗上的现状仍然是制约软件无线电发展的关键。DSP的另一研究内容就是软件，这也是软件无线电技术的核心。在对DSP的数字信号处理软件的开发上，各种通信算法的应用开发越来越重要。为了更好的达到实时处理速度，更多的节省资源，对于算法的实时性、复杂性要求越来越高。在数字通信系统的基带处理中脉冲内插成形滤波就需要很大的计算量，如果不采取优化措施很难满足实时高速运算的需要。目前解决这一问题的设计方法主要是采用多相结构滤波器或者流水线技术的FPGA(现场可编程门阵列)实现，但是其可移植性和扩展性比较差，而且一些方法在提高运算速度的同时，又增加了资源的消耗。而基于DSP实现的方法中，采用多相滤波虽然在一定程度上减小了计算量，但是没有充分利用滤波器系数的对称性，一些基于传统算法改进的算法，在减小计算量的同时又增加了额外的内存开销，实时性不高。

发明内容

本发明针对现有脉冲成形滤波器设计方法存在的不足，提供一种运算量少、内存开销

少同时复杂度低的一种脉冲内插成形滤波器的设计方法。

本发明的脉冲内插成形滤波器的设计方法，包括初始滤波器处理、乘法处理、组合处理、加法缓存窗口和补零处理，初始滤波器处理用于提供需要的滤波器系数，滤波器系数为奇数，乘法处理用于输入数据与滤波器系数的相乘操作，组合处理用于对乘法处理的结果进行倒序组合，加法缓存窗口用于对进入窗口内的数据进行相加操作以及滑动填充操作，补零处理用于完成最后的补零操作；具体方法是：

初始滤波器处理提供需要的2M-1个系数，由于滤波器的系数是对称的，只取前M个，需要滤波的数据不进行补零操作，相继进入乘法处理完成与滤波器系数的分别相乘操作，每个输入数据分别得到M个结果，然后进入组合处理，全部按倒序的方式填补到乘法操作结果的后面，得到的乘法结果个数为2M-1个，加法缓存窗口的长度为2M-1-Rate，Rate为插值倍数，初始值为0，第一个输入数据产生的组合后的数据中的前2M-1-Rate个进入加法缓存窗口分别与其初始值相加，然后窗口向下滑动Rate个数据，输出Rate个结果，同时组合后的数据的后Rate个数据进入加法缓存窗口，完成一次完整的操作；第二个输入数据进入乘法处理和组合处理后同样将其前2M-1-Rate个数据送入加法缓存窗口与上一次的执行结果相加，随后加法缓存窗口滑动Rate个数据，输出Rate个结果，第二次组合后的数据的后Rate个数据进入加法缓存窗口，依次类推，所有输入数据相继执行上述操作，当最后一个输入数据执行完上述的操作后，其加法缓存窗口再一次向下滑动，输出Rate个结果，这时由补零处理向加法缓存窗口补入Rate个0，随后加法缓存窗口由第一个数据开始，每次输出Rate个数据，其长度也随着数据的输出依次缩短Rate，直到加法缓存窗口中的数据只剩下最后一个数据0为止。

具体的处理步骤如下：

1.产生滤波器系数

由于滤波器的系数是对称的，在2M-1个系数中，只取前M个。

2.乘法处理

输入数据(即需要进行滤波的没有补零的原始数据)依次与上一步产生的系数执行相乘操作，对于每个输入数据产生M个相乘结果。

3.组合数据

将上一步产生的M个相乘结果的前M-1个结果按照倒序重新排列在前M个结果之后，得到2M-1个组合数据

4.加法缓存窗口处理

设插值倍数为Rate，加法缓存窗口的长度为2M-1-Rate，初始值设为0，将组合后数据的前2M-1-Rate个数据送入加法缓存窗口，对于第一个输入数据，送入的组合后数据与加法缓存窗口的初始值进行依次相加，并将结果存放在加法缓存窗口中，随后加法缓存窗口开始滑动，输出前Rate个数据，窗口后Rate个数据位置为空，同时组合后数据的后Rate个数据进入加法缓存窗口，并相继存放在窗口的后Rate个位置。

重复操作，后面的数据依次执行第2、3步，在第4步中，送入加法缓存窗口的组合后的数据与其当前保存值依次相加，随后执行滑动、输出、补入的操作。

5.补零处理