[发明专利]基于FPGA的RS编码装置及编码方法

说明书

一、技术领域

本发明涉及一种基于FPGA的RS编码装置及编码方法，属数字编码技术领域。

二、背景技术

Reed-solomn(里德-索罗蒙)码是一类很强的纠错能码，属于BCH码的一种，也是一种典型的代数几何码。它由里德(Reed)和索罗蒙(Solomn)于1960年应用MS多项式构造出来，是一类很好的线性纠错码。RS编码具有很强的应用空间，广泛应用于通信系统、数字电视和计算机存储系统中。

传统的RS编码算法复杂，占用的硬件资源多，成本高。在RS编码中，用到的核心器件是常系数伽勒华域乘法器，常见的实现方法有Berlekamp和Massey-Omura比特串行乘法器、Mastrovito比特并行乘法器，特别是Berlekamp比特串行乘法器应用于RS码时硬件结构更简单，但当数据吞吐率较高时，由于Berlekamp比特串行乘法器涉及到两个基，比特串行的运算较难以达到设计的要求。

三、发明内容

为克服现有技术的缺陷和不足，本发明提供一种基于FPGA的RS编码装置及编码方法。

一种基于FPGA的RS编码装置，包括一台pc机，一台开发板，其特征在于pc机的并口通过一条JATG连接线与开发板相连接，开发板上装置有FPGA芯片。

所述的FPGA芯片配置后包括伽罗华域加法器单元、伽罗华域乘法器单元、寄存器和选择器。

FPGA即现场可编程门阵列。

一种利用上述FPGA的RS编码装置进行编码的方法，步骤如下：

(1)当检测到包同步信号后所有寄存器D₀D₁…D₁₅清零；

(2)对于每一帧的前188个字节，K2打在b上，与此同时K1闭合，在数据时钟的上升沿顺序移出188个输入数据，同时输入的每一个数据与D₁₅寄存器异或后作为16个乘法器的乘数，为提高数据的吞吐率，我们采用流水线技术在数据的上升沿进行乘法运算，下降沿进行异或运算；

(3)188个字节通过后，K2打在a上，同时K1断开，并反馈回路置零，在接下来的16个时钟内通过D₁₅顺序移出16个校验字节，从而完成对一个包的编码，当检测到下一个包的包同步信号时，再进行同样的操作。

本发明编码方法的原理为：

1.RS编码的构成

RS码是码元符号域与码多项式的根域相一致的BCH码，对(n，k，t)RS码中的n的含义不是二进制比特而为符号数。

2.码生成多项式

按照国家标准的规定，在能量扩散随机化处理之后，采用T＝8、截短的RS编码，并将其加到每一个已经随机化的MPEG-2传送包上。即对每个传送包而言，可纠正8个错误字节。此过程在MPEG-2传送包中增加了16个校验字节，码字为(204，188)。RS编码同样也作用于包同步字节，不论是未倒相的(即47hex)还是已经倒相的(B8hex)。

码生成多项式为：

g(x)＝(x+λ⁰)(x+λ¹)(x+λ²)…(x+λ¹⁵)    这里λ＝02H。

域生成多项式为：p(x)＝x⁸+x⁴+x³+x²+1，此处截短的RS码的实现方法是在(255，239)编码装置输入端输入信息字节之前，添加51个字节，并设置为全零。编码后，再将这些空字节丢弃。

3.基于弱对偶基的有限域比特并行乘法器

由标准的规定，有线数字电视广播信道编码的码生成多项式为：

g(x)＝(x+λ⁰)(x+λ¹)(x+λ²)…(x+λ¹⁵)