[发明专利]存储器电路和电荷感测方法

权利要求书

1.一种存储器电路，包括：

至少一存储单元，存储用以表示数据的一电荷，上述存储单元耦接到一字线信号和一本地位线信号，并且对应于上述字线信号的电压，输出一小电压值于上述本地位线信号上；

一感测放大器电路，耦接到上述本地位线信号和另一互补本地位线信号，接收上述本地位线信号和上述互补本地位线信号之间的一小信号差动电压，并且上述感测放大器电路接收一使能控制信号；

一等电压电路，耦接到上述本地位线信号和上述互补本地位线信号，并对应于一等电压信号提供一正供应电压，以及

一电压调节器电路，对应于一控制信号选择性地耦接到上述本地位线信号和上述互补本地位线信号的其中之一，并且输出一正参考电压于上述个别位线之上，其中上述正参考电压比上述正供应电压小一既定值。

2.如权利要求1所述的存储器电路，其中上述等电压电路在预充电的操作中，将上述本地位线信号和上述互补本地位线信号预先充电到与上述正供应电压相等的一正电位。

3.如权利要求1所述的存储器电路，其中上述电压调节器电路还包括一第一级差动放大器，具有一第一差动输入端和一第二差动输入端，其中上述第一差动输入端耦接到一输入参考电位，而上述第二差动输入端耦接到代表上述电压调节器电路的一输出电压的一反馈电压，上述第一级差动放大器输出一第一输出电压到一第二级。

4.如权利要求3所述的存储器电路，其中上述第二级包括一共源极放大器，耦接到上述第一输出电压并输出一放大的电压。

5.如权利要求4所述的存储器电路，其中上述电压调节器电路还包括一第三级，上述第三级具有耦接到上述放大电压的一输入端，上述第三级包括一下拉电路和一偏压电路，上述下拉电路输出上述正参考电压。

6.如权利要求1所述的存储器电路，还包括耦接到一全局位线信号和一全局互补位线信号的一读取路径电路，其中上述读取路径电路输出一电压电位，代表在一读取周期期间，由上述存储单元所读取的对应于上述本地位线信号和上述互补本地位线信号上的电位的数据。

7.如权利要求1所述的存储器电路，还包括耦接到上述本地位线信号和上述互补本地位线信号的一写入路径电路，其中上述写入路径电路输出一电压电位，代表在一写入周期期间，所欲写入上述存储单元的对应于一全局位线信号和一互补全局位线信号上的电位的数据。

8.一种电荷感测方法，适用于感测一电容存储存储装置中的一电荷，包括：

提供一位线选择性耦接到一存储单元，上述存储单元对应于耦接到上述存储单元的一字线上的一信号，存储电荷于一电容之内；

耦接一感测放大器到上述位线，并且于一感测放大器使能信号所对应的一感测操作期间，接收一共享的电荷；

耦接上述感测放大器到一互补位线；

耦接一等电压电路到上述位线和上述互补位线，其中上述等电压电路对应一等电压控制信号，提供一预充电正供应电压于上述位线和上述互补位线上；

对应一控制信号耦接一电压调节器到上述互补位线，其中上述电压调节器输出比上述预充电正供应电压还小的一正参考电压；

对应于上述字线上的一正电压，耦接上述存储单元到上述位线；

在上述感测放大器使能信号所对应的上述感测操作期间，将介于上述位线和上述互补位线之间的一差动电压接收到上述感测放大器内，以及

从上述感测放大器将一全逻辑电平差动输出电压输出到上述位线和上述互补位线上。

9.如权利要求8所述的电荷感测方法，其中上述正参考电压的输出包括：

将一输入参考电位，接收入上述电压调节器中的一第一级电路，其中上述第一级电路具有一第二输入端的一差动放大器，上述第二输入端耦接到上述电压调节器的输出的反馈，并且上述第一级电路输出一电压；

将上述第一级电路所输出的上述电压耦接到一第二级共源极放大器，并且输出一放大的电压；以及

耦接上述放大电压到输出上述正参考电压的一第三级输出缓冲器。

10.如权利要求9所述的电荷感测方法，其中上述放大电压到上述第三级输出缓冲器的耦接还包括将上述放大电压耦接到一NMOS驱动晶体管，并且耦接上述NMOS驱动晶体管到耦接于一正供应电压形成电流源的一PMOS偏压电路，其中上述NMOS驱动晶体管耦接于上述正参考电压与一地电压之间。