[发明专利]一种低延迟的全数字监控系统

说明书

技术领域

本发明涉及一种数字监控系统，尤其是一种低延迟的全数字监控系统。

背景技术

目前，监控系统已经从模拟监控转向数字监控。和模拟监控相比，数字监控的优点是可压缩，容易存储和传输，易智能处理，如检索、识别等。但数字监控也有缺点，主要缺点有两个：一是数字图像的压缩都是有损压缩，压缩后图像的清晰度有所下降；二是由压缩、解压缩带来的延迟比较大，具体的延迟时间由压缩算法的复杂度和系统的处理能力决定，主流系统的延迟一般在500ms左右。

对于数字监控系统的第一个缺点，由于人的眼睛在生理结构上具有一定的容错特性，一定限度内的清晰度降低对实际监控系统的影响不大。而第二个缺点在某些实时性要求不高的场合，不会影响实际使用，如教学监控系统；但在安防类等对实时控制要求比较高的系统中，会造成很大影响。以派出所对某个案发率比较高的场所进行监控为例，警务人员在派出所通过监控台察看现场，发现可疑人员后，警务人员希望能够在控制台处通过调整监控现场的摄像头实时地跟踪可疑人员，由于数字监控系统压缩、解压缩带来的延迟，在控制台处看到的图像总是被延迟了几百ms以上，实现不了模拟系统中“手到球转”的效果，很可能错过最关键的画面，如此高的实时性要求是数字监控系统无法达到的。

为了克服这个问题，现有安防监控系统经常会采用模拟数字混合的监控方式。在监控前端采用模拟摄像机将模拟图像送到监控系统的控制台处，在控制台处看到的是模拟信号，延迟非常小，实现控制的实时性，然后再把模拟图像送到数字视频服务器或数字硬盘录象机做压缩、存储、传输。这样设计的系统优点是在控制台处看到的是模拟信号，延迟小，缺点是模拟信号的可靠传输距离小，难以扩展，系统的成本高、复杂度高，不易维护。

发明内容

本发明所要解决的技术问题是提供一种在控制台处可看到与模拟系统同样低延迟视频信号、复杂度低、成本低、易于维护的低延迟的全数字监控系统。

本发明解决上述问题所采用的技术方案是：该系统包括依次连接的视频信号编码器、计算机和显示器，其结构特点是：

所述视频信号编码器包括摄像头模块、模数转换模块、CPU与DSP模块、第一网络控制模块，其中，

所述摄像头模块，用于采集监控现场的模拟视频信号并送至模数转换模块；

所述模数转换模块，用于对模拟视频信号做采样量化，并输出BT656数字视频信号至CPU与DSP模块；

所述CPU与DSP模块，用于对BT656数字视频信号做同步成帧预处理成YUV格式信号，然后由DSP对YUV格式信号进行压缩编码，压缩后的视频信号被打包送至第一网络控制模块后再发送到计算机处；同时由CPU对YUV格式信号进行抽取，抽取后的视频信号也被打包送至第一网络控制模块后再发送到计算机处；

所述计算机包括第二网络控制模块、CPU模块、显示控制模块和前端控制模块，其中，

所述第二网络控制模块，用于将从第一网络控制模块收到的压缩后和抽取后的视频信号送至CPU模块；

所述CPU模块，用于运行解压缩程序对压缩后的视频信号解码，并运行显示驱动程序将解码后的视频信号和抽取后的视频信号送至显示控制模块；

所述显示控制模块，用于将解码后的视频信号和抽取后的视频信号送至显示器，由显示器将视频信号显示出来；

所述前端控制模块，用于向CPU模块发出控制指令，再由第二网络控制模块发送至第一网络控制模块，第一网络控制模块将接收到的控制指令发送至CPU与DSP模块，由CPU解析该控制指令后将解析结果送至摄像头模块，摄像头模块根据解析结果完成控制指令；同时摄像头模块对控制指令的执行结果直接显示在显示器上。

本发明还设置有后处理设备，CPU与DSP模块中的DSP部分对YUV格式信号进行压缩编码，压缩后的视频信号也可被打包送至第一网络控制模块后再发送到后处理设备处，由后处理设备对视频信号进行存储、检索、解压缩显示或其他处理。

本发明所述CPU与DSP模块中的CPU部分将YUV信号抽取成M行N列的视频信号，M和N的值为352和288，或者176和144。

本发明所述计算机为PC机或工作站或服务器或嵌入式设备。

本发明所述后处理设备为存储柜或数字视频矩阵或解码器。

本发明所述CPU与DSP模块中的DSP部分对YUV格式信号进行压缩编码的压缩标准为MPEG4或H.264或AVS或其他视频压缩标准。

本发明所述视频编码器安装在前端监控现场处，计算机和显示器安装在控制台处。