[发明专利]移位缓存器

权利要求书

1.一种移位缓存器，其包含：

多个移位缓存单元，该多个移位缓存单元以串联的方式耦接，每一移位 缓存单元用来依据一第一时钟信号、一第二时钟信号以及该每一移位缓存单 元的前一个移位缓存单元的一驱动信号脉冲输出该每一移位缓存单元的输出 信号脉冲，每一移位缓存单元包含：

一提升模块(pull-up module)，用来依据该第一时钟信号，提供一输出讯 号，其包含：

一第一晶体管，其漏极、栅极和源极分别耦接于该第一时钟信号、一第一 节点以及一驱动信号端；

一第二晶体管，其漏极、栅极和源极分别耦接于该第一时钟信号、该第一 节点以及一输出信号端；

一第三晶体管，其漏极和栅极耦接于前一级移位缓存单元的一驱动信号 端，其源极耦接于该第一节点；

一第一时钟下拉模块(pull-down module)，用来于接收该第一时钟信号， 导通该第一时钟下拉模块，其包含：

一第四晶体管，其漏极、栅极以及源极分别耦接至该提升模块的该第一节 点、一第二节点及一输出节点；

一第五晶体管，其漏极、栅极和源极分别耦接至该输出节点、该第二节点 及一第一电源电压；

一第六晶体管，其漏极、栅极和源极分别耦接至该驱动信号端、该第二节 点以及该第一电源电压；

一第七晶体管，其漏极、栅极和源极分别耦接至该第二节点、该输出节点 及该第一电源电压；以及

一第一驱动电路，耦接于该第四晶体管的栅极，用来于接收该第一时钟信 号时，开启该第四晶体管；

一第二时钟下拉模块，用来于接收该第二时钟信号，导通该第二时钟下拉 模块，其包含：

一第八晶体管，其漏极、栅极和源极分别耦接至该第一节点、一第三节点 及前一级移位缓存单元的一驱动信号端；

一第九晶体管，其漏极、栅极和源极分别耦接至该输出节点、该第二时钟 信号及该第一电源电压；

一第十晶体管，其漏极、栅极和源极分别耦接至该驱动信号端、该第二时 钟信号及该第一电源电压；以及

一第二驱动电路，耦接于该第八晶体管的栅极，用来于接收该第二时钟信 号时，开启该第八晶体管，

其中该第一时钟信号或是该第二时钟信号的最低电压准位低于该第一电 源电压的电压准位。

2.根据权利要求1所述的移位缓存器，其特征在于，该第一驱动电路包 含：

一第十一晶体管，其漏极与栅极耦接至该第一时钟信号，其源极耦接至一 第四节点；

一第十二晶体管，其漏极耦接至该第四节点，其栅极与源极皆耦接至该第 二时钟信号；

一第十三晶体管，其漏极、栅极和源极分别耦接至该第一时钟信号，该第 四节点及该第二节点。

3.根据权利要求2所述的移位缓存器，其特征在于，该第二驱动电路包 含：

一第十四晶体管，其漏极与栅极耦接至该第二时钟信号，其源极耦接至该 第一节点；

一第十五晶体管，其漏极耦接至一第五节点，栅极与源极耦接至该第一时 钟信号；以及

一第十六晶体管，其漏极、栅极和源极分别耦接至该第二时钟信号、该第 五节点及该第三节点。

4.根据权利要求3所述的移位缓存器，其特征在于，该第二驱动电路另 包含：

一第十七晶体管，其漏极、栅极及源极分别耦接至该第三节点、前一级移 位缓存单元的一驱动信号端和该第一电源电压；

5.根据权利要求1所述的移位缓存器，其特征在于，该第一驱动电路包 含：

一第十一晶体管，其漏极、栅极及源极分别耦接至该第一时钟信号、一第 二电源电压以及该第二节点。

6.根据权利要求5所述的移位缓存器，其特征在于，该第二驱动电路包 含：

一第十二晶体管，其漏极、栅极及源极分别耦接至该第二时钟信号、该第 二电源电压以及该第三节点。

7.根据权利要求5所述的移位缓存器，其特征在于，该第三节点耦接于 该第二时钟信号。