[发明专利]时钟信号发生器、包含其的半导体存储装置及其操作方法

权利要求书

1.一种时钟信号发生器，包括：

时钟信号发生单元，配置为生成时钟信号；和

时钟信号控制单元，配置为在参考时间内计数时钟信号的脉冲数，将所述 脉冲数与参考值进行比较以提供比较结果，并且根据所述比较结果生成控制信 号，

其中所述时钟信号发生单元根据所述控制信号增加或减少所述时钟信号的 所述脉冲数，其中参考值包括响应于来自主机的主机命令在时钟信号控制单元 中存储的可再编程的参考值，

其中所述参考时间是从通过通用串行总线接收从主机发送的第一个帧开始 信号，到接收在所述第一个帧开始信号之后所述主机发送的第二个帧开始信号 的这一段时间。

2.如权利要求1所述的时钟信号发生器，其中所述时钟信号控制单元包括：

计数器，配置为在所述参考时间内计数所述时钟信号的所述脉冲数；

比较器，配置为将从所述计数器中输出的所述脉冲数与所述参考值进行比 较，并且输出所述比较结果；和

控制器，配置为根据所述比较结果生成所述控制信号，用于增加或减少由 所述时钟信号发生单元生成的所述时钟信号的所述脉冲数。

3.一种用于生成时钟信号的方法，包括：

生成时钟信号；

响应于主机命令将参考值编程到存储位置；

在参考时间内计数所述时钟信号的脉冲数；

将所述脉冲数与参考值进行比较以提供比较结果；和

根据所述比较结果生成控制信号，其中根据所述控制信号，增加或减少所 述时钟信号的所述脉冲数，其中所述参考时间是从通过通用串行总线接收从主 机发送的第一个帧开始信号，到接收在所述第一个帧开始信号之后从所述主机 发送的第二个帧开始信号的这一段时间。

4.一种半导体存储装置，包括：

时钟信号发生器，配置为生成时钟信号；和

中央处理器单元，配置为根据所述时钟信号通过通用串行总线发送数据到 主机和从主机接收数据，

其中所述时钟信号发生器在参考时间内计数所述时钟信号的脉冲数，将计 数结果与参考值进行比较，而且根据比较结果增加或减少所述时钟信号的所述 脉冲数，其中参考值包括响应于来自主机的主机命令在存储装置中存储的可再 编程的参考值，其中所述参考时间是从接收通过通用串行总线从主机发送的第 一个帧开始信号，到接收在所述第一个帧开始信号之后所述主机发送的第二个 帧开始信号的这一段时间。

5.如权利要求4所述的半导体存储装置，其中所述时钟信号发生器包括：

时钟信号发生单元，配置为生成所述时钟信号；和

时钟信号控制单元，配置为在所述参考时间内计数所述时钟信号的所述脉 冲数，将所述计数结果与所述参考值进行比较，并且根据所述比较结果生成控 制信号，

其中所述时钟信号发生单元根据所述控制信号增加或减少所述时钟信号的 所述脉冲数。

6.如权利要求5所述的半导体存储装置，其中所述时钟信号控制单元包括：

计数器，配置为在所述参考时间内计数所述时钟信号的所述脉冲数；

比较器，配置为将从所述计数器中输出的所述计数结果与所述参考值进行 比较，并且输出所述比较结果；和

控制器，配置为根据所述比较结果生成所述控制信号，用于增加或减少所 述时钟信号的所述脉冲数。

7.如权利要求4所述的半导体存储装置，其中所述半导体存储装置是智能 卡和S-用户识别模块(SIM)卡中的至少一种。

8.一种发送和接收数据的方法，包括：

生成时钟信号；

响应于来自主机的主机命令将参考值编程到存储位置；

根据所述时钟信号，通过通用串行总线发送数据到主机和从主机接收数据，

其中根据在参考时间内计数的所述时钟信号的脉冲数与参考值的比较结 果，增加或减少所述时钟信号的所述脉冲数，其中所述参考时间是从通过通用 串行总线接收从主机发送的第一个帧开始信号，到接收在所述第一个帧开始信 号之后从所述主机发送的第二个帧开始信号的这一段时间。