[发明专利]电容性负荷驱动电路和等离子体显示面板

说明书

技术领域

本发明涉及半导体集成电路，详细的说，涉及驱动等离子体显示等的电容性负荷的多沟道半导体集成电路的驱动电路。

背景技术

参照附图对等离子体显示面板(以下称为PDP)那样的驱动电极的电容性负荷电路的实施方式进行说明。

图9为一般的AC型PDP的结构图。该图所示的现有的PDP，具备：面板1007；配置在面板1007上的数据电极1004；驱动数据电极1004的数据驱动部1001；消去·维持电极1006；驱动消去·维持电极1006的消去·维持驱动部1003；横穿面板1007的上方的扫描电极1005；驱动扫描电极1005的扫描驱动部1002；和扫描驱动部1002。通过扫描数据信号1008和扫描时钟信号1009和扫描消隐信号1010控制扫描驱动部1002。

此外，图10是表示图9所示的现有的PDP中的扫描驱动部1002的结构例的图。如该图所示，扫描驱动部1002由如下结构构成：移位寄存器部1011，通过扫描时钟信号1009使输入的扫描数据信号1008以时钟单位延迟，输出与输入时的极性相反的极性；消隐部1012，输入移位寄存器部1011的输出和扫描消隐信号1010，根据扫描消隐信号1010，不论向移位寄存器部1011的输入，将所有的输出同时成为正极性；和高电压输出部1013，输入消隐部1012的输出。

此外，图11是表示移位寄存器部1011的具体例的图。如该图所示，现有的移位寄存器部1011由串联连接的多个双稳态多谐振荡器(时钟同步延迟电路)1021-1、1021-2、1021-3、1021-4......，和分别与各双稳态多谐振荡器的输入部连接的反转元件1022-1、1022-2、1022-3、1022-4......构成。扫描时钟信号1009被输入到各时钟同步延迟电路1021-1、1021-2、1021-3、1021-4......。根据该结构，能够得到与输入的扫描数据信号1008相反极性的输出。

接着，参照图12对扫描驱动部1002的动作进行说明。图12是表示现有的扫描驱动部中的输入信号和输出信号的波形的图。

扫描数据信号1008通过扫描时钟信号1009以时钟周期单位传递，按照OUT1、OUT2......的顺序作为负极性的脉冲输出。在本例子中，扫描数据信号1008的高电平期间为时钟周期以内，通过扫描时钟信号1009，OUT1、OUT2......分别依次输出1时钟期间的负极性脉冲。此外，从扫描时钟信号1009的上升到扫描驱动部1002的输出部输出负极性脉冲为止设置延迟时间td，如果能够使该td比从负极性返回到正极性为止的输出上升时间tr长，则在相邻的输出中不会重叠负极性。

图13(a)是模式地表示现有的PDP中的面板上的电路动作的图，(b)是表示施加到各扫描电极的负极性脉冲的波形的图。

如图13(a)、(b)所示，负极性脉冲分别依次供给到扫描电极1005-1、1005-2、1005-3、1005-4......，与此相对，当向数据电极1004施加正极性的脉冲时，在扫描电极和数据电极之间产生虚拟电容1203-1、1203-2、1203-3、1203-4......，当向数据电极1004施加正极性脉冲时，在电极间的虚拟电容中蓄积电荷，例如数据电极1004与扫描电极1005-1、1005-3交叉的交叉点A、B进行等离子体放电而发光。而且，如图14(a)、(b)所示，通过使消去·维持电压1006和扫描电极1005-1、1005-2、1005-3、1005-4......同时动作，并进行交流控制，在消去·维持电压1006和扫描电极1005-1、1005-2、1005-3、1005-4......之间产生虚拟电容1204-1、1204-2、1204-3、1204-4......，使在交叉点A、B产生的发光电位稳定，在蓄积电荷的状态下维持发光。通过该发光决定面板的颜色和亮度。

由于PDP的高精细化和播放的数字化而使高清晰信号的传送变为可能，由于扫描线数、像素数量的增大，如果扫描的时钟的频率不提高则不能充分取得发光的维持期间，出现画面变暗的情况。

为了解决该课题，在日本专利第3539291号公报中提出了如图15所示的电路。图15是表示第二现有例涉及的PDP的概略结构的电路图。

如图15所示，在第二现有例涉及的PDP中，设置有分别接受奇数行控制用的消隐输入1114和偶数行控制用的消隐输入1115的奇数·偶数分割扫描驱动部1102，剩余部分的结构与上述图9所示的现有的PDP相同。