[发明专利]半导体存储器件及其制造方法

说明书

技术领域

本发明涉及一种半导体存储器件及其制造方法。

背景技术

目前已变得普遍的各种电子器件均使用作为信息存储器件的RAM(随机存取存储器)。作为RAM，已知以高速工作的SRAM(静态RAM)、具有低于SRAM的工作速度的DRAM(动态RAM)等等。例如，SRAM用于微处理器芯片内的高速缓冲存储器、移动设备的存储器等等。SRAM具有以阵列来设置的多个SRAM单元。所述多个SRAM单元中的每一个包括用于执行存储的触发器电路和开关晶体管。目前流行的SRAM单元的触发器电路包括由CMOS(互补金属氧化物半导体)构成的反相器。

图1是示出了普通SRAM器件101的结构的布局模式图。如上所述，多个SRAM单元102以阵列设置在SRAM器件101中。此外，SRAM器件101包括P型半导体衬底103和N型杂质扩散层(下文中，称为N阱104)。P型半导体衬底103连接到衬底接触106。衬底接触106向P型半导体衬底103供应地电压(称为地电压GND)。此外，N阱104连接到N阱接触105。N阱接触105向N阱104供应电源电压(称为电源电压VCC)。

图2是举例说明包括在SRAM器件101中的SRAM单元102的结构的布局模式图。SRAM单元102是6晶体管型SRAM电路，并包括触发器电路107和开关晶体管108。触发器电路107包括第一反相器111和第二反相器112。第一反相器111(或第二反相器112)包括N阱104中的P沟道MOSFET(金属氧化物半导体场效应晶体管)113和P型半导体衬底103中的N沟道MOSFET 114。开关晶体管108包括第一开关NMOSFET 115和第二开关NMOSFET 116。

图3示出了示出SRAM单元102的结构的等效电路。SRAM单元102包括字线117、位线118和位线119。第一开关NMOSFET 115的栅极电极和第二开关NMOSFET 116的栅极电极均连接到字线117。位线118连接到第一开关NMOSFET 115，且位线119连接到第二开关NMOSFET 116。

如图3所示，P沟道MOSFET 113的源电极连接到电源电压供应节点121。N沟道MOSFET 114的源电极连接到地电压供应节点122。第一反相器111的输出端子连接到第二反相器112和第一开关NMOSFET 115的输入端子。类似地，第二反相器112的输出端子连接到第一反相器111和第二开关NMOSFET 116的输入端子。

图4是示出普通CMOS型半导体器件的结构的截面图。在该CMOS型半导体器件中，N阱104在P型半导体衬底103中形成，且PMOSFET在N阱104中形成。在P型半导体衬底103中(或在不是N阱104的区域中，例如P阱)形成NMOSFET。向NMOSFET的源极施加地电压GND，并向PMOSFET的源极施加电源电压VCC。

从而，P型半导体衬底103与N阱104的PN结变成反向偏置。而且，N阱104中的PMOSFET的源极与N阱104变成处于相同电压下。此外，P型半导体衬底103中的NMOSFET的源极与P型半导体衬底103的内部也变成处在相同电压下。PMOSFET的漏极在电源电压VCC与地电压GND之间的电压处。类似地，NMOSFET的漏极也在电源电压VCC与地电压GND之间的电压处。因此，N阱104中的PMOSFET的漏极与N阱104的PN结变成反向偏置。而且，P型半导体衬底103中的NMOSFET的漏极与P型半导体衬底103的PN结也变成反向偏置。

图5是示出图4中所示CMOS半导体器件的能量分布的能带图。图5示出CMOS半导体器件中沿图4的虚线的能量的状态。参考能带图，其示出如上所述，没有CMOS半导体器件的PN结变成正向偏置。

这里，在图1中，将例如对应于通过N阱接触105向SRAM器件101供应1V的电源电压VCC并通过衬底接触106向SRAM器件101供应0V的地电压GND的情况来说明CMOS半导体器件的工作。图6是示意地示出被供应1V的电源电压VCC和0V的地电压GND的SRAM器件101的结构的平面图。构成SRAM器件101的多个SRAM单元102中的每一个包括PMOSFET 125和NMOSFET 126。这里，假设NMOSFET 126的亚阈值电流值是1微安，且从NMOSFET 126到衬底接触106(第二电阻器124)的有效电阻值是600千欧姆。还假设PMOSFET 125的亚阈值电流值是1微安，且从PMOSFET 125到N阱接触105(第一电阻器123)的有效电阻值是600千欧姆。