[发明专利]制造GaN衬底、外延晶片和半导体器件的方法以及外延晶片无效
申请号: | 200810168983.4 | 申请日: | 2008-10-06 |
公开(公告)号: | CN101452834A | 公开(公告)日: | 2009-06-10 |
发明(设计)人: | 中西文毅;三浦祥纪 | 申请(专利权)人: | 住友电气工业株式会社 |
主分类号: | H01L21/02 | 分类号: | H01L21/02;H01L23/00;H01L33/00;H01S5/30 |
代理公司: | 中原信达知识产权代理有限责任公司 | 代理人: | 孙志湧;穆德骏 |
地址: | 日本大阪*** | 国省代码: | 日本;JP |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 制造 gan 衬底 外延 晶片 半导体器件 方法 以及 | ||
1.一种制造具有c面的GaN衬底(10,31)的方法,该GaN衬 底(10,31)用于通过在所述c面上相继堆叠包括具有大于零且不大于 0.3的Al组分x和大于零且不大于30nm的厚度的AlxGa(1-x)N层(21, 34)及GaN层(22,35)的至少两层来制造外延晶片(20,30),该 方法包括下列步骤:
将由下面的表达式1得到的值t1确定为所述GaN衬底(10,31) 的最小厚度:
(1.5×1011×t1(m)3+1.2×1011×t2(m)3)×{1/(1.5×1011×t1(m))+1/(1.2×1011×t2(m))}/{15.96×x×(1-a2/a1)}×(t1(m)+t2(m))+(t1(m)×t2(m))/{5.32×x×(1 -a2/a 1)}-(r(m)2+h(m)2)/2h(m)=0…(表达式1)
其中,t1(m)表示所述GaN衬底(10,31)的厚度,r(m)表示所 述GaN衬底(10,31)的半径,t2(m)表示所述AlxGa(1-x)N层(21,34) 的厚度,x表示所述AlxGa(1-x)N层(21,34)中的Al组分,h(m)表示 所述外延晶片(20,30)的翘曲,a1表示GaN在垂直于c轴的方向上 的晶格常数,并且a2表示AlN在垂直于c轴的方向上的晶格常数;以 及
由GaN锭切割厚度为至少所述最小厚度且小于400μm的所述GaN 衬底(10,31)。
2.根据权利要求1所述的制造GaN衬底(10,31)的方法,在切 割所述GaN衬底的所述步骤中形成具有至少所述最小厚度的所述GaN 衬底(10,31),其厚度为至少100μm且小于250μm。
3.一种制造外延晶片(20,30)的方法,该方法包括下列步骤:
通过根据权利要求1的制造GaN衬底(10,31)的方法制造GaN 衬底(10,31);
在所述GaN衬底(10,31)的所述c面上形成AlxGa(1-x)N层(21, 34);以及
在所述AlxGa(1-x)N层(21,34)上形成GaN层(22,35)。
4.一种制造半导体器件(40)的方法,该方法包括下列步骤:
通过根据权利要求3的制造外延晶片(20,30)的方法制造外延 晶片(20,30);以及
在所述外延晶片(20,30)上形成电极(41,42)。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于住友电气工业株式会社,未经住友电气工业株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/200810168983.4/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造