[发明专利]全数字锁相环、时间数字转换器模块、错误防止方法及校准方法

权利要求书

1.一种错误防止方法，用于全数字锁相环的时间数字转换解码器，其特 征在于，所述的错误防止方法包含：

由所述的时间数字转换解码器取得数据信号；

由所述的时间数字转换解码器取得循环信号；

对所述的数据信号的第一预定比特与所述的循环信号的第二预定比特实 施异或逻辑运算，以产生误差保护码；及

通过将所述的误差保护码与所述的循环信号相加并将相加后的信号位移 预定数量的比特，以使用所述的误差保护码来修正所述的循环信号中的误差。

2.如权利要求1所述的错误防止方法，其特征在于，所述的数据信号包 含2^m个比特，且所述的循环信号包含m个比特，其中m为正整数。

3.如权利要求2所述的错误防止方法，其特征在于，对所述的数据信号 的所述的第一预定比特与所述的循环信号的所述的第二预定比特实施所述的 异或逻辑运算，以产生所述的误差保护码包含：

对所述的数据信号的最后一个比特与所述的循环信号的第一个比特进行 异或逻辑运算，以产生所述的误差保护码。

4.如权利要求3所述的错误防止方法，其特征在于，对所述的数据信号 的最后一个比特与所述的循环信号的第一个比特进行异或逻辑运算，以产生 所述的误差保护码包含：

根据下式，对所述的数据信号的最后一个比特与所述的循环信号的第一 个比特进行异或逻辑运算，以产生所述的误差保护码：

err_protect＝XOR(D[2^m-1]，C[0])，

其中D指所述的数据信号；C指所述的循环信号；err_protect指所述的误 差保护码，

其中通过将所述的误差保护码与所述的循环信号相加并将相加后的循环 信号位移所述的预定数量的比特包含：

根据下式，将所述的误差保护码与所述的循环信号相加并将相加后的信 号提升m个比特：

TDC[0:2·(m-1)+1]＝(C[0:(m-1)]+err_protect)*2^m+output1[0:(m-1)]，

其中TDC指所述的全数字锁相环的所述的时间数字转换解码器的输出信 号；output1指所述的时间数字转换解码器的解码信号，且所述的时间数字转换 解码器的解码信号指出所述的数据信号D中所包含的比特0或比特1的数目。