[发明专利]误差补偿方法、数字相位误差消除模块与全数字锁相环

说明书

技术领域

本发明是有关于一种误差补偿方法、一种数字相位误差消除模块、及一种相关全数字锁相环，且特别是关于一种用于数字相位误差消除模块的误差补偿方法，与包含数字相位误差消除模块的全数字锁相环。 

背景技术

锁相环为一种用来产生与参考信号的相位(Phase)有固定关系的信号的电子控制系统。锁相环电路响应于输入信号的频率与相位，并自动的提高或降低被控制的振荡器的频率，直至锁相环电路与参考信号在频率与相位上相符合为止。现有技术模拟锁相环包含相位检测器、压控振荡器(Voltage-ControlledOscillator，VCO)、及反馈路径。反馈路径用来将压控振荡器的输出信号反馈至相位检测器的输入端，以提高或降低模拟锁相环的输入信号的频率。因此，模拟锁相环的频率总可以保持赶上参考信号的参考频率，其中参考信号为相位检测器所使用，也就是说，模拟锁相环的输入信号的频率总会被参考信号的参考频率所锁定。除此以外，现有技术中，分频器(Frequency divider)用于反馈路径，以使得参考频率或参考频率的整数倍数频率总可以被撷取。现有技术中，低通滤波器(Low-pass filter)连接于相位检测器之后，以使得位于高频率的噪声得以滤除。 

如本领域的技术人员所知晓，因为模拟锁相环使用模拟组件，并使用模拟方式操作，上述模拟锁相环极易产生误差，甚或是误差传播(Errorpropagation)。因此，数字锁相环便应运而生，以在部分数字操作与数字组件的支持下减少上述误差，其中数字锁相环在反馈路径上使用具有可变除数的分频器。除此以外，全数字锁相环也非常有助于芯片面积降低与制程迁移。举例来说，全数字锁相环的数控振荡器(Digital-Controlled Oscillator，DCO)可用来取代现有技术所使用的模拟组件的压控振荡器。也可将相位检测器用全数字锁相环的时间数字转换器(Time-to-Digital Converter，TDC)来取代。因此，在无线通信领域中，使用全数字锁相环已是一种趋势。 

发明内容

为消除全数字锁相环中的误差，本发明提出误差补偿方法、数字相位误差消除模块与全数字锁相环，能够减少全数字锁相环中的误差。 

本发明揭示一种误差补偿方法，用于全数字锁相环。误差补偿方法包含决定量化误差；决定码变化量，该码变化量对应于该全数字锁相环中时间数字转换器的增益；根据下式决定补偿误差： 其中e_CTDC[k]指该补偿误差；e_Δ∑[n]指该量化误差；N₁指该码变化量；M指分频器的除数；且F指与该量化误差相关的分数；及加入补偿误差，以补偿全数字锁相环中的误差。 

本发明揭示一种用于全数字锁相环的误差补偿方法。误差补偿方法包含决定量化误差；根据下式决定时间数字转换器的增益： 其中TDC指该时间数字转换器的该增益；Tref指该时间数字转换器模块所接收的参考信号的参考周期；Fref指该参考信号的参考频率；且N₁指对应于该参考周期Tref的半周期的码变化量；根据下式决定数控振荡器的周期： 其中T_DCO指该数控振荡器的该周期；M指分频器所使用的除数；且F指与该量化误差相关的分数；根据下式决定补 偿误差： 其中e_CTDC[k]指该补偿误差；e_Δ∑[n]为该量化误差；ΔN是指分数码变化量；及当补偿全数字锁相环中的误差时，使用补偿误差与输出信号的和，其中输出信号为包含时间数字转换器的时间数字转换器模块的输出信号。 

本发明揭示一种用来补偿全数字锁相环的误差的数字相位误差消除模块。数字相位误差消除模块包含∑Δ调制器、第一加法器、第二加法器、第一D触发器、乘法器、除法器、第二D触发器及D触发器和截断模块。第一加法器的正输入端耦接于∑Δ调制器的输入端，且第一加法器的负输入端耦接于∑Δ调制器的输出端。第二加法器的正输入端耦接于第一加法器的输出端。第一D触发器的输入端耦接于第二加法器的输出端，且第一D触发器的输出端耦接于第二加法器的负输入端。数字相位误差消除模块设置于全数字锁相环内。该乘法器的第一输入端耦接于该第一D触发器的输出端。该第二D触发器的输入端耦接于该除法器的输出端，且该第二D触发器的输出端耦接于该乘法器的第二输入端。该D触发器和截断模块的输入端耦接于该乘法器的输出端