[发明专利]用于半导体晶粒封装的互连结构及其方法

说明书

技术领域

本发明涉及一种半导体晶粒封装结构，特别是涉及一种用于半导体晶粒封装结构的互连结构及其形成方法。

背景技术

晶片封装的功能包含电源分配(power distribution)、讯号分配(signaldistribution)、散热(heat dissipation)、保护与支撑等。当半导体变得更为复杂时，一般传统封装技术，例如导线架封装(lead frame package)、软性封装(flex package)、刚性封装(rigid package)技术，已无法满足于晶粒上产生具有高密度元件的小型晶粒的需求。一般来说，阵列封装技术例如球闸阵列封装(Ball Grid Array，BGA)提供一较封装的表面密度更高的互连(interconnects)结构。典型的球闸阵列封装包含一卷积讯号路径(convoluted signal path)，引起高阻抗与一无效率的散热路径(thermal path)进而导致不良的散热表现。当封装的密度增加时，散布元件所产生的热将变得更为重要。为了符合新一代电子产品的封装需求，人们努力制造可靠、符合成本效益、小型及高效能的封装，举例来说包括了缩短电性讯号(electrical signal)的传播延迟(propagation delay)、降低整体组件的面积，及在输入/输出(I/O)连接垫的配置上具有更广泛的自由度等。为了符合上述需求而发展出一种晶圆级封装(Wafer Level Package，WLP)，其中一阵列的输入/输出端(I/O terminals)为分布于主动面(active surface)上方，而不是周边引脚封装(peripheral-leadedpackage)。此类终端(terminal)的分布可增加输入/输出端的数目并可改善元件的电性效能。再者，架设具有互连的积体电路(integrated circuit，IC)于印刷电路板上时所占用的面积仅为晶片的尺寸，而非封装导线架的尺寸。因此，晶圆级封装(WLP)的尺寸可做的非常小。可参考晶片尺寸封装(chip scalepackage，CSP)，其为上述类型的一种。

IC封装的改良由产业对增进散热能力与电性效能，以及缩减尺寸与降低制造成本的需求所推动。在半导体元件的领域中，元件密度不断的增加，而元件尺寸则是不短的缩减。为了符合上述要求，在此类高密度元件中进行封装及互连技术的需求相应增加。可利用一焊锡复合材料而形成焊锡凸块(solderbumps)。覆晶技术(flip-chip technology)广为熟悉此领域的技术人员所熟知，用于电性连接一晶粒至一架设基底(mounting substrate)，例如一印刷电路板。晶粒的主动面通常为受被带至晶粒边缘的许多电性耦合(electrical couplings)所制。电性连接作为终端而沈积于一覆晶的主动面上。上述凸块包含形成机械连接及电性耦合至一基底的焊锡及/或塑胶。在重布层(RDL)之后的焊锡凸块具有约略50-100μm的凸块高度。晶粒倒置于一架设基底之上，其凸块与架设基底上的连接垫对齐。假使上述凸块为焊锡凸块，则覆晶上的焊锡凸块为焊接至基底上的连接垫。焊锡接头(solder joints)相对的便宜，但热机械应力(thermo-mechanical stress)所带来的疲乏(fatigue)却会显示出增强电性抗性及随着时间流逝而出现的裂缝与空隙。再者，焊锡通常为一种锡铅合金，而对有毒材料的处理以及有毒材料可能滤入(leaching)地下水源等环保上的考量，含铅材料已变得较不受欢迎。

进一步来说，由于一般封装技术必须先将晶圆上的晶粒分割为个别晶粒，而后将晶粒分别封装，因此上述技术的制程十分费时。由于晶粒封装技术受到积体电路的发展高度影响，因此当电子元件的尺寸要求越来越高时，封装技术的要求也越来越高。基于上述理由，现今的封装技术已逐渐趋向采用球闸阵列封装(BGA)、覆晶球闸阵列封装(flip chip ball grid array，FC-BGA)、晶片尺寸封装(CSP)、晶圆级封装(WLP)的技术。应可理解「晶圆级封装」(WLP)指晶圆上所有封装及互连结构，并包含于切割(singulation)为个别晶粒前所进行的其他制程步骤。一般而言，在完成所有封装制程(assembling processes)或封装制程(packaging processes)之后，个别半导体晶粒封装由具有复数半导体晶粒的晶圆中所分离出来的。上述晶圆级封装具有极小的尺寸及良好的电性。