[发明专利]形成用于半导体装置的薄膜图案的方法和用于所述方法的设备

说明书

本申请案主张2008年5月15日申请的第10-2008-0045193号韩国专利申请案的优先权，所述韩国专利申请案的全文以引用的方式并入本文中。 

技术领域

本发明涉及一种形成薄膜图案的方法，且更明确地说，涉及一种形成用于半导体装置的微小薄膜图案的方法和用于所述方法的设备。 

背景技术

一般来说，用于例如平板显示装置和太阳能电池等半导体装置的制造工艺包括重复以下步骤：薄膜沉积步骤、光致抗蚀剂(PR)图案的光刻步骤和针对薄膜图案的薄膜蚀刻步骤。光刻步骤包括以下步骤：形成PR层、暴露所述PR层和显影所述暴露的PR层以形成所述PR图案。用于波长为436nm的g光线、波长为365nm的i光线或波长为248nm的氟化氪(KrF)的PR材料已用于PR层，且通过使用光掩模图案化所述PR层来形成所述PR图案。另外，通过使用PR图案作为蚀刻掩模图案化薄膜来形成薄膜图案。 

最近，已需要一种形成微小薄膜图案的方法以用于高度集成的半导体装置。然而，由于光刻步骤的限制，通过PR图案形成的薄膜图案的临界尺寸限于约60nm。因此，已提出一种使用非晶碳(a-C)和氧氮化硅(SiON)作为蚀刻掩模形成具有小于约50nm的临界尺寸的微小薄膜图案的方法。 

图1A到1D是展示根据相关技术的使用非晶碳和氧氮化硅形成薄膜图案的方法的横截面图。在图1A中，在衬底10上形成薄膜20，且在薄膜20上形成非晶碳层30。另外，在非晶碳层30上循序形成氧氮化硅层40和抗反射层50。在抗反射层50上形成光致抗蚀剂(PR)层60。接下来，在PR层60上方沉积光掩模M，且通过光掩模M使所述PR层60暴露到光F。 

在图1B中，通过显影PR层60(图1A)形成PR图案60a。接下来，在使用所述PR图案60a作为蚀刻掩模循序蚀刻抗反射层50和氧氮化硅层40之后，移除PR图案60a和经蚀刻的抗反射层50。 

 在图1C中，在非晶碳层30上形成氧氮化硅图案40a。在图1D中，在使用所述氧氮化硅图案40a作为蚀刻掩模蚀刻非晶碳层30以形成非晶碳图案30a之后，移除所述氧氮化硅图案40a。接下来，使用所述非晶碳图案30a作为蚀刻掩模蚀刻薄膜20以形成薄膜图案20a。 

可通过旋涂方法或等离子体增强型化学气相沉积(PECVD)方法形成非晶碳层30。然而，由于薄膜20与非晶碳图案30a之间的蚀刻选择率相对较低，所以需要非晶碳图案30a具有类似于薄膜20的厚度的厚度。由于通过旋涂方法或PECVD方法实现的非晶碳层30的蚀刻速率类似于薄膜20的蚀刻速率，所以在使用非晶碳图案30a作为蚀刻掩模蚀刻薄膜20之后，薄膜图案20a可能具有例如条痕或波形等劣化。或者，可在形成薄膜图案20a之前除去非晶碳图案30a。 

为了解决以上问题，增加非晶碳图案30a的厚度。然而，当非晶碳图案30a的厚度增加时，非晶碳图案30a的分辨率降低。图2是展示根据相关技术的薄膜图案的劣化的横截面图。在图2中，在薄膜图案20a的蚀刻步骤期间，与薄膜20(图1C)相比，可能移除更多的非晶碳图案30a。另外，薄膜图案20a可具有不良轮廓或不良的临界尺寸(CD)。此外，非晶碳图案30a的厚度增加可能造成例如纵横比相关的蚀刻速率(ARDE)现象、蚀刻速率降低和轮廓控制上的困难等劣化。 

发明内容

因此，本发明针对于一种形成用于半导体装置的薄膜图案的方法和用于所述方法的设备，其大致避免由于相关技术的限制和缺点而引起的一个或一个以上问题。 

本发明的目的是提供一种使用非晶碳图案形成用于半导体装置的微小薄膜图案的方法。 

一种形成薄膜图案的方法包括：在衬底上形成薄膜；在所述薄膜上形成包括第一和第二碳层的非晶碳层，其中通过旋涂方法和等离子体增强型化学气相沉积(PECVD)方法中的一者来形成所述第一碳层且通过物理气相沉积(PVD)方法来形成所述第二碳层；在所述非晶碳层上形成硬掩模层；在所述硬掩模层上形成PR图案；通过使用PR图案作为蚀刻掩模蚀刻所述硬掩模层来形成硬掩模图案；通过使用所述硬掩模图案作为蚀刻掩模蚀刻所述非晶碳层来形成包括第一和第二碳图案的非晶碳图案；以及通过使用所述非晶碳图案作为蚀刻掩模蚀刻所述薄膜来形成薄膜图案。