[发明专利]单次可程序化记忆单元及其操作方法

权利要求书

1.一种单次可程序化记忆单元，其特征在于其包含：

一栅极介电层，配置于一井上；

一栅极电极，配置于该栅极介电层上；

一第一源极/漏极与一第二源极/漏极，配置于该井中，分别位于该栅极电极下方的相对二侧；

一第一自我对准金属硅化层，配置于该第一源极/漏极上；

一电容介电层，配置于该第二源极/漏极上；

一第一导电插塞，配置于该第一自我对准金属硅化层上；以及

一第二导电插塞，配置于该电容介电层上，其中该第一导电插塞的尺寸不同于该第二导电插塞的尺寸。

2.根据权利要求1所述的单次可程序化记忆单元，其特征在于其中所述的电容介电层是为一电阻保护性氧化层或一自我对准金属硅化层阻挡层。

3.根据权利要求1所述的单次可程序化记忆单元，其特征在于，其配置于一半导体晶圆的中央或边缘，其中在该半导体晶圆的中央的该单次可程序化记忆单元中的该第二导电插塞的尺寸不同于在该半导体晶圆的边缘的该单次可程序化记忆单元中的该第二导电插塞的尺寸。

4.根据权利要求1所述的单次可程序化记忆单元，其特征在于，其配置于一记忆体阵列的中央或边缘，其中在该记忆体阵列的中央的该单次可程序化记忆单元中的该第二导电插塞的尺寸不同于在该记忆体阵列的边缘的该单次可程序化记忆单元中的该第二导电插塞的尺寸。

5.根据权利要求1所述的单次可程序化记忆单元，其特征在于其更包含：

一第一轻掺杂漏极，配置于该第一源极/漏极与该第一自我对准金属硅化层之间，其中该第一轻掺杂漏极的传导特性与该第一源极/漏极的传导特性相反；以及

一第二轻掺杂漏极，配置于该第二源极/漏极与电容介电层之间，其中该第二轻掺杂漏极的传导特性与该第二源极/漏极的传导特性相反。

6.根据权利要求1所述的单次可程序化记忆单元，其特征在于其中所述的第二导电插塞的尺寸与该第一导电插塞的尺寸是定义于电路设计图或是掩模上的图案。

7.一种操作方法，适用于如权利要求1所述的单次可程序化记忆单元，其特征在于该操作方法包含：

施予一第一电位至该第一导电插塞；

施予一第二电位至该第二导电插塞；

施予一第三电位至该栅极电极；以及

施予一第四电位至该井，其中该第三电位与该第四电位之间的电位差是用以导通该栅极介电层下方的通道，该第一电位与该第二电位之间的电位差是用以于该通道中产生电流。

8.根据权利要求7所述的操作方法，其特征在于，当该单次可程序化记忆单元是为一N通道单次可程序化记忆单元，该操作方法更包含：

设定该第二电位大于或等于该第四电位；以及

设定该第三电位大于该第四电位。

9.根据权利要求7所述的操作方法，其特征在于，当该单次可程序化记忆单元是为一P通道单次可程序化记忆单元，该操作方法更包含：

设定该第二电位小于或等于该第四电位；以及

设定该第三电位小于该第四电位。

10.一种集成电路，其特征在于其至少包含：

一单次可程序化记忆单元，其包含：

一栅极介电层，配置于一井上；

一栅极电极，配置于该栅极介电层上；

一第一源极/漏极与一第二源极/漏极，配置于该井中，分别位于该栅极电极下方的相对二侧；

一第一自我对准金属硅化层，配置于该第一源极/漏极上；

一电容介电层，配置于该第二源极/漏极上；及

一第一导电插塞，配置于该电容介电层上；以及

一外围电路装置，电性耦接该单次可程序化记忆单元，其中该外围电路装置至少包含一外围导电插塞，该外围导电插塞的尺寸不同于该第一导电插塞的尺寸。

11.根据权利要求10所述的集成电路，其特征在于其更包含：

一第二导电插塞，配置于该第一自我对准金属硅化层上，其中该第二导电插塞的尺寸不同于该第一导电插塞的尺寸。